美商赛灵思（Xilinx）推出高阶设计工具2015.3版DSP系统产生器（System Generator），可让系统工程师运用Xilinx All Programmable元件设计高效能DSP系统。演算法开发人员可透过新版系统产生器在其熟悉的MATLAB及Simulink模型设计环境中建置可量产的DSP，且该全新设计方法相较于传统的RTL流程可大幅加速设计时间。最新版本系统产生器可提供更高阶的设计抽象层，并可透过新的模块组合、更快的模拟及编译作业时间，将无线电演算法的设计生产力提升7倍。

新版系统产生器可快速开发基于All Programmable FPGA、SoC和MPSoC元件无线电设计。

高阶设计抽象层

新版系统产生器与Vivado设计套件并用，可让系统设计人员透过HDL Coder与系统产生器模块架构层的互通性产生更高阶的设计抽象层。这种方法可允许高阶和目标优化程式码的灵活组合来达到最好的系统建置。全新的流程亦能在系统产生器内提供可重复使用的数据路径建置方法，其中系统产生器很容易与内建JESD204 和CPRI介面，以及减少波峰因数（crest factor reduction；CFR）等无线电IP的各种系统晶片（SoC）平台产生连结。

MathWorks公司专家Jim Tung表示：「MathWorks将持续为赛灵思FPGA和All Programmable SoC的目标无线电演算法提升程式码产生器、验证和平台支援等能力。加强版的全新系统产生器可与HDL Coder一起使用，以加速完成原型设计，进而产生与Vivado IP整合器并用的可量产IP，并在Simulink 设计环境中模拟高阶行为演算法和优化IP，以为我们共同的客户大幅缩短产品上市时程。」

加强版的模槐组合可将验证与编译时程加快七倍

系统产生器模块组合在数位上和数位下变频转换器（DUC/DDC）中的使用方法，已针对无线演算法开发大幅简化。加速验证和编译时程的加强版功能皆已包含在此全新的模块中，并全都配置在七个以下参数中。数位滤波器（FIR Filter）模块已紧密的整合在MathWorks滤波器设计与分析工具中，并建置固定因数内插滤波器或降频滤波器等以节省滤波器的面积。正弦波（Sine Wave）和复杂的产品模块，大幅简化高采样转换频率调频器设计。此外，再量化的模块可快速处理数据类型，以在数据路径中的任何一点最大限度地提高动态范围。

更快的设计概念探索和原型测试与设计

开发人员透过新版系统产生器的波型检视器，可在多个时脉领域轻松地进行模块的交叉测试。此全新的互动式交叉测试方法可加速探索设计概念和完成原型测试与设计。演算法开发人员可透过时序分析的交叉测试方法，快速找出关键路径和可能影响演算法处理量和延迟率的单一瓶颈，并快速进行调整。此外，全新版本系统产生器亦加强硬体协同模拟功能，让验证运作时间加快45倍。全新2015.3 版DSP系统产生器现已支援Xilinx 7系列、UltraScale元件及UltraScale+ FPGAs 和MPSoC的早期支援。 （编辑部陈复霞整理）