Actel于日前推出Actel Libero整合设计环境2.2版本，以开发和设计现场可编程门阵列(FPGA)。利用Libero 2.2设计环境，设计人员可以利用Synplicity和SynaptiCAD公司的强化工具进行合成和测试基准生成。而Actel的定位布线和验证工具也已获得升级。这些增强性能为设计人员提供了更易用的优点，简化产品设计流程，并缩短了设计下一代FPGA方案的开发周期。Actel工具营销总监Saloni Howard-Sarin表示，「利用Actel、SynaptiCAD和Synplicity公司的新版工具，Libero工具套件可让设计人员更快捷简易地获得理想的性能和达到逻辑利用率目标。这项公布表明Actel的FPGA系列提供高质量支持，以及为客户带来完整的设计环境，可大幅缩短产品开发时间。」

Actel表示，Libero 2.2工具套件采用了Synplicity Synplify软件的快速时序增量分析引擎和缓存器自动化重新定时特性，可实现更精确的时序预估，以便在更少的设计循环次数下产出高度优化的电路。利用自动重新定时功能，Synplify软件可消除因关键路径分析和HDL程序代码改写所需人工密集的流程，以达平衡延迟，并能自动重新配置组合逻辑内的缓存器进行平衡布线，从而最终提升电路性能。

Synplicity公司FPGA产品营销总监Jeff Garrison表示，「我们很高兴Actel公司选择将Synplify合成产品纳入其全面性的Libero设计环境中。透过Synplify软件的定时引擎和特定装置映像技术，我们相信能为客户提供运行速度快的合成技术，能整合高容量的设计，协助设计人员更快地将复杂的FPGA产品推上市场。」