账号:
密码:
最新动态
产业快讯
CTIMES/SmartAuto / 產品 /
Mentor推出FPGA Advantage 5.2版
 

【CTIMES/SmartAuto 黃明珠报导】   2001年11月04日 星期日

浏览人次:【1116】

Mentor Graphics日前宣布推出FPGA Advantage 5.2,最新版本的硬件描述语言设计流程工具;这套领先市场产品提供一套整合环境,协助工程人员设计、管理、仿真以及合成各种FPGA组件。新工具增加多项功能特色,可改善设计的建立与重复使用程序,提高组件合成能力,并产生更精确的时序数据;由于功能改良范围涵盖整个流程,工程人员享有更平顺可靠的设计解决方案,让复杂FPGA与可程序逻辑组件的设计更简单。

FPGA Advantage产品营销总裁Valerie Rachko表示,新工具提供目前最先进可靠的多种功能特色,例如记录与建立设计的最佳功能,或是复杂设计的渐增式仿真。随着新版本的推出,流程各阶段的整合会更平顺,工程师只要按一个键,就能在设计建立、合成与仿真各阶段之间随意转换。

Mentor表示,重复使用既有设计时,工程人员必须花大量时间把旧程序代码汇入新设计,这是设计重复使用的重大瓶颈。新版工具提供一项最新的递归档案搜寻功能,设计工程师可迅速设定搜寻目标,然后搜寻一个包含许多硅智财权档案的目录,并将结果汇入一个复杂的组件设计;在将结果加入新设计之前,工程师也可以查看重复使用的设计架构,使旧程序代码的整合更加顺利。FPGA Advantage 5.2也包含最新的HTML文件功能,让厂商能透过一个安全网站分享设计信息;这些设计都使用一种容易了解的格式,它会显示设计架构以及不同硬件描述数据间的关系。新工具也采用更强大的HDL2Graphics转换引擎,可支持渐增式程序代码复原能力;若程序代码文字被渐增修改,新工具可透过一个对应图形窗口,轻易显示出被修改的部份。

Interface-Based Design(IBD)是Mentor以界面为基础的最新专利设计技术,可透过一种容易查阅的精简表格来显示设计联机结构,让工程人员更轻易完成目标电路的线路设计。FPGA Advantage 5.2也提供新的全局信号与批注字段,不但让产生的程序代码更容易阅读,工程师也更容易把选择的电路单元加到目标设计。功能改良后的IBD技术也让下游的电路合成步骤更有效率,设计人员可设定任何网络、端口、功能方块或零件的合成属性,然后自动将这些属性传送给合成引擎。FPGA Advantage 5.2还扩大Mentor Graphics TimeCloser合成技术的应用范围,让它也支持Altera公司的Quartus-II设计环境;透过TimeCloser技术的协助,设计人员只要根据放置与绕线工具产生的实体数据,就能对真正的信号要径执行优化处理。藉由先进的优化技术来产生合成时序,再利用这些数据推动放置与绕线作业,组件的整体效能将大幅提升,设计人员也只须最少次数的迭代重复,就能得到更好的时序结果。

關鍵字: Mentor Graphics  Valerie Rachko  EDA 
相关产品
Mentor支持Actel系列FPGA
  相关新闻
» 豪威集团推出用於存在检测、人脸辨识和常开功能的超小尺寸感测器
» ST推广智慧感测器与碳化矽发展 强化於AI与能源应用价值
» ST:AI两大挑战在於耗能及部署便利性 两者直接影响AI普及速度
» 慧荣获ISO 26262 ASIL B Ready与ASPICE CL2认证 提供车用级安全储存方案
» 默克完成收购Unity-SC 强化光电产品组合以满足半导体产业需求
  相关文章
» SiC MOSFET:意法半导体克服产业挑战的颠覆性技术
» STM32MP25系列MPU加速边缘AI应用发展 开启嵌入式智慧新时代
» STM32 MCU产品线再添新成员 STM32H7R/S与STM32U0各擅胜场
» STM32WBA系列推动物联网发展 多协定无线连接成效率关键
» 开启边缘智能新时代 ST引领AI开发潮流

刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 远播信息股份有限公司版权所有 Powered by O3  v3.20.1.HK8C57B8WLGSTACUKH
地址:台北数位产业园区(digiBlock Taipei) 103台北市大同区承德路三段287-2号A栋204室
电话 (02)2585-5526 #0 转接至总机 /  E-Mail: [email protected]