Altera近日表示，Altera将比预期更早发布第一款Stratix组件系列，这是因为台积电（TSMC）的0.13微米铜制程现在正加紧马力工作着。对采用Stratix EP1S25组件的早期产品的分析表明所有的制程参数都达到要求，性能超过预期值。这是两个公司在先进技术方面合作的结果，他们之间的合作开始于2001年12月首次发布的Altera 0.13微米APEX II EP2A70组件。

TSMC市场副总裁Genda Hu表示，「Altera是我们0.13微米晶圆片的最大客户之一，且帮助我们在制程细节上进行调整。我们的技术开发伙伴和我们共同的创新目标为我们的客户带来许多好处，他们能够利用这些先进性，开发更合算的高性能产品。」

Stratix架构简化了客户构建更复杂的可编程单芯片系统（SOPC）方案的设计过程。Stratix架构是业界第一款提供了真正时限锁定的基于模块设计方法，进行团队化的SOPC设计。所有的Stratix组件包括了更高效率的冗余电路。Altera率先在他们的可编程逻辑组件（PLD）中提出了冗余的概念，确保了组件的性能和可靠性。

Altera的亚太区高级市场总裁梁乐观表示，「很清楚地，TSMC在技术方面的投入和经验将让Altera获得很高的回报，迅速地将Stratix组件系列产品化。这将会帮助我们的客户降低成本，更快地投放市场。TSMC 的0.13微米制程是Stratix组件系列的基础，同样情况下比以往的TSMC制程更符合缺陷密度曲线。我们目前已经有相当高的晶圆数量在生产在线，因为我们对这个制程有绝对的信心。」

Stratix组件是采用1.5V、0.13μm、全铜SRAM制程生产，容量从10,570到114,140个逻辑单元和多达10Mbit RAM。Stratix组件具有多达28个DSP模块，共224个嵌入乘法器，为需要高速数据处理的DSP应用进行了优化。Stratix组件支持多种不同的差分I/O电气标准，如LVDS、LVPECL、PCML和HyperTransport标准，以及高速接口，包括UTOPIA IV、SPI-4 Phase 2、10G以太网络XSBI、RapidIO和HyperTransport接口。Stratix组件还提供了完整的时钟管理方案，具有层次化的时钟结构和多达12个锁相回路。