针对高性能数字讯号处理（DSP）设计，Altera发布具有第二代模型合成技术的DSP Builder工具版本8.0。该技术使DSP设计人员第一次能够自动产生采用高阶Simulink设计描述架构的时序优化RTL程序代码。借助这项新的DSP Builder特性，设计人员可在几分钟内即实现接近峰值FPGA性能的高性能设计；与手动优化HDL程序代码需要数小时甚至数天时间相比，大幅地提高了效能。

The MathWorks讯号处理和通讯市场总监Ken Karnofsky表示：「DSP Builder第二代采用模型架构的合成技术，在设计高性能DSP时，客户可以借助该技术使用Simulink做为建模、仿真和实施环境。此技术大量提升了设计人员在Altera FPGA上实现DSP功能时的效能。」

设计无线基地台多载波、多天线RF处理等实际应用中的多信道讯号处理数据通路时，新的DSP Builder第二代合成技术大幅提高了效能。DSP Builder工具自动加入串流阶级和缓存器，透过分时多任务技术产生高度优化的功能设计，例如数字升频（DUC）、降频（DDC）、峰值因子抑制（CFR）和数字预失真（DPD）等功能。这将可大幅地提高效能，使用户能够迅速完成系统层级设计，并针对载波带宽、载波数、天线和分区变化轻易调整设计。DSP Builder版本8.0提供了多天线、多载波WiMAX和WCDMA DUC与DDC设计等的设计实例。

Altera软件、嵌入式和DSP市场总监Chris Balough指出：「Altera不断地为FPGA设计效能设定标准，包括高性能DSP设计。DSP Builder版本8.0中包含的创新合成技术实现了时序推动的FPGA实施环境，帮助设计人员透过简单的按钮点选，便可获得他们需要的系统性能——并且效能提高了一个数量等级。」