Altera公司宣布，FPGA首次实现了对高性能DDR3内存接口的全面支持。在最近通过的JESD79-3 JEDEC DDR3 SDRAM标准下，Altera Stratix III系列FPGA可以帮助设计人员充分发挥DDR3内存的高性能和低功率消耗优势，这类内存在通讯、计算机和视讯处理等多种应用中越来越重要。

这些应用处理大量的数据，需要对高性能内存进行快速高效率的存取。符合JESD79-3 JEDEC DDR3 SDRAM标准可满足DDR3内存的1.5V低功率消耗电压供电要求，在下一代系统中，使系统功率消耗降低了30%，而且性能更好，内存容量更大，同时保持了对现有DDR应用的软件兼容性。

Stratix III FPGA支持直接嵌入到I/O单元中的读写均衡功能。这可以保证符合JEDEC写入均衡要求，校正到达FPGA的数据。DDR3 DRAM生产厂商Elpida、Micron、Qimonda、Samsung和Hynix都能够为今后的最终产品使用提供合格的各种速率和容量的DDR3内存。

DDR3中使用的飞过（fly-by）终端提高了讯号完整性，但是导致时钟和数据讯号之间出现飞行时间（flight time）偏移。Altera针对高速工作提供交错DQ讯号，从而补偿了偏移。

DDR3内存满足了当今高阶内存应用对低功率消耗和高性能的需求。Stratix III FPGA 24个模块化I/O模块上的1,104个用户I/O接脚均支持DDR3 SDRAM高速外部内存接口，所有I/O模块都有专用DQS逻辑，每个I/O含有31个嵌入式缓存器，可最大程度地发挥DDR3的性能。Stratix III组件支持最大时钟速率400 MHz、最大数据速率800 Mbps的DDR3。

Stratix III FPGA开发设计使用Quartus II设计软件版本7.1订购版，可在www.altera.com/download下载。Stratix III FPGA将于8月份开始发售。

DDR3 SDRAM标准包括特性、功能、直流和交流特征参数、封装以及球脚／讯号分配等。该标准定义了x4、x8和x16 DDR3 SDRAM组件JEDEC兼容512 Mbits至8 Gbits的最小要求。JEDEC是半导体行业标准的领先开发者。可以从JEDEC网站www.jedec.org下载上个月公布的DDR3标准。