专业电子零组件代理商益登科技所代理的Silicon Laboratories宣布推出Si5320 Cesium SONET/SDH精准频率乘法器，它是业界第一颗能产生极低抖动参考频率信号的组件，高速SONET/SDH光线路端口电路卡和转频器模块都需要干净的频率信号。Si5320的面积只有9 x 9平方厘米，比采用频率产生器模块或离散模拟锁相回路的现有解决方案小五倍；此外，它还采用Silicon Lab专利的DSPLL技术，可将信号抖动幅度降至业界领先水平，在OC-192应用中的典型均方根值只有0.25微微秒，远超过OC-48、OC-192和10 Gb以太网络目前对参考频率信号抖动幅度的严格要求。

Si5320把低抖动频率合成电路的设计复杂性与制造问题减至最少，它可以接受六组频率介于19至622 MHz间的不同频率输入，然后产生中心频率为19、155或622 Mhz的标准SONET/SDH参考频率。针对长距离应用需求，Si5320也整合所有必要电路，可在标准SONET/SDH参考频率频率和等效15/14前向错误修正（FEC）频率之间转换，让设计人员以一颗Si5320芯片取代两组锁相回路，大幅降低电路板面积、功率消耗和电路复杂性。

Silicon Labs光网部门副总裁暨总经理Jim Templeton表示，随着Si5320推出，Cesium系列已能支持SONET/SDH光网设备的所有频率应用；此产品线使用Silicon Labs的DSPLL技术，只须单颗芯片即可提供最先进的频率产生功能，不但工作效能等于或超过采用离散组件或模块的其它类似解决方案，还可以节省大量的设计时间、电路板面积和电力消耗。Cesium家族受到市场热烈的欢迎，Silicon Labs对此感到非常振奋；全球主要光学设备厂商中，已有三十多家采用或正在评估新推出的Si5320组件。

以Silicon Labs的DSPLL技术为基础，Si5320可产生抖动幅度极小的频率信号，以前只有使用高价石英晶体压控振荡器的离散式模拟锁相回路才有此能力；传统锁相回路架构常包含一些非常敏感的模拟组件，DSPLL专利应用架构却透过数字信号处理技术，以数字电路来取代这些模拟零件，让Si5320只须单颗芯片即可提供领先业界的极低信号抖动效能，这可以节省电路板面积，让电路板零件布局更简单，并且消除模拟锁相回路的噪声进入点，大幅降低频率信号的抖动幅度。

高速光线路卡和转频器模块需要更干净频率信号，为满足此项日益严格要求，Si5320特别提供用户可选择的回路滤波器，带宽可设为200、800或6,400 Hz；透过窄频带锁相回路功能，用户可根据应用需求设定抖动衰减幅度，这是现有频率产生解决方案无法达到的。