有鉴于市场对更高效率之除错方法的需求不断增加，半导体测试厂商惠瑞捷(Verigy) 特别推出Inovys半导体除错解决方案 (Silicon Debug Solution)，以加快新的系统单芯片 (SoC) 组件的量产时间。惠瑞捷新推出的解决方案结合了Inovys革命性的FaultInsyte软件与惠瑞捷弹性、可扩充的V93000 SoC测试系统，组成一套整合的解决方案，能以最有效率的方式，将复杂系统单芯片组件上的电子故障 (Electrical Failure) 问题与实体的瑕疵点相互链接对应，以缩短侦测与诊断出故障问题所需的时间。如此一来即可协助采用90奈米或更小制程的制造商大幅缩短除错、试产、以及量产的时间。

消费性电子产品的核心采用复杂的系统单芯片已愈来愈普遍，在产品生命周期不断缩短的情况下，自然会面临缩短产品上市时间的压力。因此，能花在除错与特性量测的时间就更加不足了。在此同时，芯片设计采用90奈米或更小的制程时，对制造设备的变动极为敏感，容易形成新的瑕疵问题和故障模式。此外，在90奈米或以下的环境中，制程与设计之间相互牵动的关系也会带来全新而复杂的故障与瑕疵问题。

Inovys半导体芯片除错解决方案缜密地结合了两种备受肯定、且是同级产品中最佳的解决方案。V93000 SoC测试系统配备大容量的故障数据撷取内存，量测的稳定性高，并采用per-pin的架构，可提供快速又准确的数据搜集能力。Inovys FaultInsyte技术则可提供革命性的数据呈现与诊断工具，能以独特的方式深入检视半导体组件的「结构DNA」(Structural DNA)。半导体芯片除错解决方案可轻易地导入既有的V93000 Pin Scale系统中使用，由于V93000在全球安装的数量相当庞大，因此对提高良率的帮助极大。