在當今競爭激烈的商業環境以及政府和軍事等對安全性要求很高的應用中，實現矽智財（IP）保護已經成為具有挑戰性的任務。Altera宣佈可提供全面性的Stratix II FPGA設計安全解決方案來保護IP。Stratix II設計安全解決方案使用先進加密標準（AES）以及128位元非揮發性密鑰，實現起來方便，適用於對設計要求具有靈活性和保密性的應用。

隨著每一製程技術節點的發展，FPGA在密度、功能和性能上不斷進步，越來越多的設計人員採用FPGA實現以往由ASIC或者ASSP完成的關鍵系統功能。

TPACK的CEO Peter Viereck表示，「Stratix II FPGA以及HardCopy結構化ASIC所具有的非揮發性安全性，使我們的解決方案具有ASSP的安全性和成本，以及可編程邏輯的產品及時面市和靈活性優勢。由於Stratix II FPGA結合了AES領先的性能、密度，因此，提供的完整的Ethernet/MPLS和Ethernet-over-SONET/SDH解決方案能夠滿足最苛刻的規範要求。」

Stratix II和Stratix II GX元件是支援採用128位元ASE和非揮發性密鑰配置位元流加密的FPGA。使用者定義的AES密鑰可以設置到儲存在Stratix II元件的128位非揮發性密鑰中。Quartus II設計軟體使用相同的密鑰來產生加密配置檔，該檔案儲存在外部記憶體或者配置元件中。供電時，記憶體或者配置元件向FPGA發送加密配置檔，FPGA使用儲存的密鑰來解密檔案，對自己進行配置。這種Stratix II AES實現方法透過了FIPS 197認證。Stratix II GX完整的設計安全解決方案將於2006年第三季供貨。

Altera亞太地區市場總監梁樂觀表示：「Stratix II系列FPGA是唯一能夠支援非揮發性設計安全性的高性能FPGA。Stratix II FPGA位元流加密的安全方法保護了私有設計和IP，在保護客戶IP投資上具有優勢。」