Altera日前宣布，推出40-Gbps以太网络（40GbE）和100-Gbps以太网络硅智财核心产品。这些核心能够高效率的建构需要大传输量标准以太网络连接的系统。媒体访问控制和实体编码子层以及实体媒体附加子层IP核心符合IEEE 802.3ba-2010标准要求，降低了用户在Altera 28-nm Stratix V FPGA和40-nm Stratix IV FPGA中整合40GbE和100GbE连接的设计复杂度。

Altera支持40GbE/100GbE系统级传输量

透过这一种开发方式，Altera支持40GbE/100GbE系统级传输量，提高了FPGA设计人员的设计抽象层级，同时提升设计团队的效能。40GbE以及100GbE MAC和PHY IP核心提供的接口包括一个采用数据套件的信道，与前一代以太网络系统在逻辑上兼容。数据速率高达28.05 Gbps和14.1 Gbps，并且具有收发器的Altera Stratix V GT和GX FPGA，以及数据速率达到11.3 Gbps的Stratix IV GT FPGA都支持这些核心。Stratix FPGA结合了高密度、高性能以及丰富的特性，支持用户整合更多的功能，提高系统带宽。