Rambus推出DDR3 DRAM所设计之内存控制器接口解决方案。这个完全整合的硬件宏功能芯片单元（hard macro cell）提供控制器逻辑与DDR3或DDR2 DRAM装置之间之物理层（PHY）接口，数据传输率最高可达1600 MHz。

Rambus DDR3内存控制器接口电路单元在设计上降低耗电功率并减少硅芯片所占面积，因此可以容纳广泛多样之应用，包括PC主存储器、消费性电子产品、服务器、工作站和网络通讯等。为了满足这些应用的需求，Rambus架构并开发了这个DDR3内存控制器接口宏功能芯片单元，让工程师能够顺利地整合至其客户自有工具（COT）或特殊应用型集成电路（ASIC）。

为了确保硅芯片开发一次成功（first-silicon success）、高产量之可靠系统环境和快速系统内安全评估之目的，Rambus DDR3接口解决方案整合了多项Rambus创新技术：（1）FlexPhase时序调整电路，能与频率作精准之数据校准。（2）可校正的输出驱动能力（Calibrated output drivers）。（3）芯片上的终端电阻（On-die termination）。（4）LabStation软件环境，有助于终端应用之DDR3接口的安全评估与确认程序。

Rambus DDR芯片单元由完整之系统设计与整合服务支持，其包括一组完整的设计模型与整合工具，包括GDSII 数据库、时序模型、电路图验证电路表、逻辑闸层级模型（gate-level models）、区块配置与绕线布局略图（place-and-route outline），和配置准则等。