美商柏士半导体（Cypress Semiconductor）宣布推出可编程串行接口（Programmable Serial Interface，PSI\）系列的通讯组件，将具备可编程之高速序列I/O设计，并结合可编程逻辑与序列式接口技术，大幅缩短产品上市时程，降低系统复杂度与宽带通讯系统方面的成本。

Cypress PSI 可编程通讯IC

PSI 装置将结合高弹性、可预测的时序、含可编程逻辑元SERDES（Deserialzer）、高速串行接口、通讯专用内存、逻辑组件、相位闭锁回路（phase-locked-loops，PLL）等特性，Cypress的 Warp软件提供能与PSI装置紧密链接的程序接口，让研发工程师可将本身的IP技术与SERDES相结合。这些可编程通讯IC也将提供一系列高弹性的单一芯片接口解决方案，针对通讯系统机板与传输适配卡市场的需求，同时此系列产品也与SONET协议的装置兼容，并主攻OC-48市场。

Cypress台湾分公司总经理王春山表示：「Cypress在业界已被公认是通讯技术领域的领导厂商，像是过去八年以来透过HOTLink收发器展现出Cypress在业界中技术的领先能力。现在我们把这些以往便具有的优势与可编程技术结合、融入于最新的PSI系列中，强化PSI产品在使用弹性与简易操作等优点。我们将在2001年第一季推出第一款产品，让顾客能将IP逻辑技术与我们的通讯装置相互结合。」

王春山接着说明：「通讯骨干系统传统上都是采用平行式总线，但是工程师在满足网络系统的带宽需求时，却面临了这种总线架构在速度、噪声及扩充等方面的限制。而序列式传输架构在提升了系统速度的同时，不但能够消除噪音、降低噪声、提供扩充空间，同时也支持点对点（含一对一、一对多或Broadcasting）间的高速通讯，当然系统的可靠度与实用性也得到大幅提升。」

Cypress的PSI系列装置将提供与SERDES相串连的可编辑接口，并与光纤模块、铜导线以及各种线路连接板等实体分层传输媒体兼容。这些IC将配合双埠与FIFO内存等效能优化的内存、逻辑与PLL组件，提供多组并列式I/O接口，并支持LVCMOS、LVTTL、3.3 伏PCI、SSTL2、SSTL3、HSTL以及GTL+等各种输入端子。同时序列式链结将提供1 x 2.5 GHz 至8 x 1.5 GHz等不同的运作速度，来支持宽带应用程序，将来将与200 Mbps 至12 Gbps的序列式带宽结合，让PSI装置能满足包括高速以太网络（Gigabit）、InfiniBand、光纤线路（Fibre Channel）、以及SONET等多元化硬件架构的需求，同时PSI的装置产品也将采用BGA封装技术。