电子设计自动化厂商思源科技近期发布其侦错平台Verdi Automated Debug及讯号能见度增强系统Siloti Visibility Enhancement(VE)最新版本(2008.01)。此升级版关键重点在于提供System Verilog的验证自动化功能，并同时提升其侦错速度及实用性。

其升级版在Verdi侦错平台包含有下列新功能：(1)System Verilog电路行为规则之动态时序信号纪录;(2)新增Verilog function语法的侦错功能，可显示运算结果及各操作数的数值，支持电路溯源;(3)改善电路行为分析使用模式为可分次累进分析，如此便加快Verdi时间性电路行为窗口的自动溯源功能。

而在Siloti软件部份的新功能包含：(1)提供新的使用模式缩减必要性时序信号数目，节省信号纪录时间;(2)一次化分析出所有必要性时序信号;(3)提供指令执行模式，方便客户整合进设计流程;(4)支持指令集的执行，可自动化执行前置准备;(5)提供时序时间区段自动侦测模式：时序信号完整化演算只需针对用户所需的时序时间区段做运算。