安森美半导体，持续扩展其于高效能时脉及数据管理市场的优异表现，近日又推出MC100EP196。这是一款射极耦合逻辑(ECL)可程式延迟晶片，对网路系统、图形产生、和脉冲等具有辅助的调频输入功能可以去除时脉歪斜；在测试、仪器设备中则具有数据格式化之功能。

由于半导体零组件正朝向更高频率发展，目前标准延迟元件的精确水准已不足以控制先进网路系统的时序信号。设计者也为了电路板上，因讯号抵达时间不断缩短的拓朴差异而造成的时序信号间的歪斜而大伤脑筋。而这些高性能系统的测试和度量，也要求设备在频率大幅提高时具有趋近完美的信号。 MC100EP196正是这些设计上重要需求的解决方案。

安森美半导体表示，在工作频率大于1.2 GHz时，MC100EP196提供和MC100EP195一样高的效能。 MC100EP195是一款3.3V, 5V ECL可程式延迟晶片，其延迟时序在每10 ps中介于2.2和12.2 ns之间。 MC100EP196又加入了一个微调(FTUNE)输入特性，可提供在0 ps和60 ps之间辅助的延迟可程式能力，以因应最新的高速应用所不断要求的准确度。此扩展的可程式能力使得当定时讯号不一致时，也不须重新旋转、重新组装、及重新测试电路板。

MC100EP196可接受射极耦合逻辑（ECL），互补金属氧化半导体（CMOS） 以及电晶体电晶体逻辑(TTL)。这提供了系统设计者直接以微控制器对MC100EP196编写程式，而不需特定的程式电路。

MC100EP196分别与PECL或NECL模式中的正极和负极参考低电压3.0V至3.6V系统供应相容。所需要的延迟，是由一闭锁生效（LEN）控制上的高讯号所闭锁的十个可程式数据选择输入D[0:9]所选择的。安森美半导体藉由提供MC100EP196一额外的接脚以串联多个元件，更扩大了可程式的范围。

安森美半导体高频产品市场发展总监Mike Radhanaut表示：「MC100EP196的整体表现以及其多重用途，正好提供了克服三种主要设计障碍的理想途径。经由MC100EP196，系统设计者能有效的矫正不一致的时脉讯号，改良测试脉冲的产生，以及格式化自动测试设备(ATE) 数据。」