基於現今人工智慧（AI）時代需要更節能的運算，尤其是在晶片佈線和堆疊方式對於效能和能耗至關重要。應用材料公司今（9）日於美國SEMICON WEST 2024展會，發表兩項新材料工程創新技術，旨在將銅互聯電網佈線微縮到2奈米及以下的邏輯節點，以協助晶片製造商擴展到埃米時代，來提高電腦系統的每瓦效能。

應材Endura Copper Barrier Seed IMS( 銅阻障層晶種整合性材料解決方案) 與 Volta Ruthenium CVD（化學氣相沉積釕金屬系統）

據悉，目前最先進的邏輯晶片中共包含數百億個電晶體，經由長度超過96.5公里的微型銅線連接起來，數十年來低介電常數和銅一直是業界的主力佈線組合。但隨著產業規模微縮到2奈米及以下，更薄的介電材料會使晶片的機械結構強度變弱；而變窄的銅線，則會導致電阻急劇增加，進而降低晶片效能並增加能耗。

應材的Black Diamond材料數十年來便一直引領業界，利用低介電常數（或稱「k 值」）薄膜包裹銅線，並強化晶片的3D堆疊結構強度。藉此減少累積電荷、互連電網電阻，以免徒增功耗並導致電子訊號間彼此干擾。

應用材料公司半導體產品事業群總裁帕布‧若傑（Prabu Raja）博士指出：「應材最新發表的整合性材料解決方案，能使業界將低電阻銅佈線微縮到新興的埃米節點；加上提供最先進的低介電常數材料，可有效降低了電容效應並強化晶片結構強度，將3D堆疊提升到新高度。」

於今日推出Black Diamond的升級版，則為該公司Producer Black Diamond PECVD系列的最新產品降低了最小k值，可減輕晶片電容效應，微縮推進至2奈米及以下；同時提供更高的機械結構強度，強化邏輯和記憶體晶片的3D堆疊效能。此對於有意將3D邏輯和DRAM記憶體堆疊升級到新高度的晶片製造商和系統公司至關重要，而被領導大廠採用。」

此外，隨著晶片製造商進一步微縮佈線尺寸，阻障層和襯墊在佈線體積中佔了更大的比例，無法從物理上在剩餘空間中建立低電阻、無空隙的銅佈線。

應材推出最新整合性材料解決方案 IMS（Integrated Materials Solution），則強調在一個高真空系統中結合了6種不同的技術，包括業界首創釕和鈷（RuCo）的二元金屬材料組合，能讓晶片製造商將銅佈線微縮到2奈米及以下節點；同時將襯墊厚度減少33%至2奈米，為無空隙銅回流提供更好的表面特性，並將線路電阻降低高達 25%，從而改善晶片效能和能耗。如今採用Volta釕CVD的新型應材Endura Copper Barrier Seed IMS（銅阻障層晶種整合性材料解決方案）已被所有頂尖邏輯晶片製造商採用，並開始向3奈米節點的客戶出貨。

三星電子副總裁暨晶圓代工開發團隊負責人 Sunjung Kim 表示：「在圖案化技術的進步推動裝置尺寸縮小的同時，包括互連電網佈線的電阻、電容和可靠性在內的其他領域仍存在關鍵挑戰。三星正採用多種材料工程創新，將微縮的優勢擴展到最先進的節點。」

台積電執行副總經理暨共同營運長米玉傑（Y.J. Mii）博士表示：「半導體產業必須大幅提高能源效率，以實現 AI 運算的永續成長。降低互連電阻的新材料將在半導體產業中發揮關鍵作用，與其他創新一同精進整體系統效能和功率。」

應材是晶片佈線製程技術的產業領導者。從7奈米到3奈米節點，互連佈線步驟大約變成了3倍，使應材在佈線領域的可服務市場機會增加超過 10 億美元，估計每月產 10萬片投產晶圓（WSPM）的綠地產能，約為60億美元。展望未來，透過導入晶背供電技術，預計將使應材的佈線商機再增加10億美元，每10萬片投產晶圓達到約70億美元。