日月光半導體（ASE）日前表示三層鋁墊封裝技術(Tri-tiers Wire Bonding)已開發完成，針對高I/O設計的IC充分提供了高密度、小尺寸高與低成本的產品需求服務，促使IC效能獲得更進一步的提昇。目前三層鋁墊銲線封裝技術，每月約有2,000,000顆的產量。近年來，IC設計隨著功能增強、尺寸小型化的需求，高I/O及縮小晶粒銲接鋁墊尺寸與間距的設計，已然成為IC發展的趨勢。早期的單層鋁墊(In-line Pad)與雙層鋁墊(Staggered Pad)技術，因受限於銲接鋁墊的緊縮設計，以及封裝上的設備及材料性質的能力極限，將產生銲線接合強度不良，沖線值提高及可靠度不足的疑慮，已經無法滿足高I/O的IC設計進展。日月光長久以來即積極向高I/O、效能更高的三層鋁墊(Tri-tiers Pad)的晶粒設計封裝技術邁進，持續加速先進製程技術的腳步。此細間距技術已成功運用於塑膠閘球陣列封裝技術(PBGA)，打線焊墊間距細至70微米，並預估今年底將達到60微米更一步之技術突破。

日月光半導體研發副總經理李俊哲表示，「隨著IC晶片單位面積電路積集度增加、功能增強的設計趨勢，將使I/O腳數跟著增加，並使其封裝方式也隨之改變，一方面採縮小間距，另一方面增加為2~3層鋁墊，來滿足高I/O及小面積的IC設計需求。日月光的三層鋁墊封裝技術，能大幅縮小晶片面積。這項封裝技術將是高科技產品在追求品質效能與成本上的關鍵發展，而目前則應用在具多功能整合的IC上，如桌上電腦和筆記型電腦的多媒體/繪圖卡之晶片組。」

李俊哲進一步表示，「日月光研發的三層鋁墊封裝技術，銲線會呈現較錯綜複雜的三度空間層次交疊現象，故其於封裝製程中銲線弧度控制的困難度亦相對提高，但其結構上卻提供了IC設計更大的彈性空間，使IC產品可具備更完整且優良的功能特性。」