德州儀器宣佈，美國麻省理工學院的研究人員將在國際固態電路會議上展出利用TI先進65奈米CMOS製程生產的超低耗電256kb SRAM測試晶片。這顆SRAM晶片是專為需要高效能和低耗電的電池操作型產品所設計，不但操作電壓低於業界所有其它產品，TI還考慮將它應用在SmartReflex電源管理技術以延長行動產品的電池壽命。

相較於其它0.6V的6T元件，這顆0.4V的次臨界(sub-threshold) 256kb SRAM晶片可將漏電功耗減少2.25倍。它所採用的65奈米製程還能大幅縮小電路結構，使每個位元晶胞 (bitcell)只有10顆電晶體，元件也需400mV就能正常操作。

麻省理工學院表示，超低耗電操作對於新出現的各種商業和軍事應用極為重要。該校研究生已在美國國防部高等研究計劃署(DARPA)和TI贊助下，利用65奈米CMOS製程開發出電壓低於400mV的超低電壓邏輯和記憶體電路。這種超低電壓能力不但是將運算過程耗電量減至最少的重要關鍵，還能用來實作超動態電壓調整功能(Ultra-Dynamic Voltage Scaling，U-DVS)。超低耗電技術的目標是將電力消耗減少一個數量級，同時讓系統效能所受的影響減至最少。