帳號:
密碼:
最新動態
產業快訊
CTIMES/SmartAuto / 新聞 /
矽統XABRE系列以新思科技的PHYSICAL COMPILER作為標準設計工具
 

【CTIMES/SmartAuto 報導】   2003年01月17日 星期五

瀏覽人次:【1616】
新思科技(Synopsys)表示,矽統科技股份有限公司(SiS),主要核心邏輯晶片組與繪圖晶片供應商,已經運用新思科技的Physical Compiler加速設計的時序收歛(timing convergence),完成其高效能繪圖晶片Xabre 600的設計。Physical Compiler使矽統科技完成比原有設計流程所能提供的時脈效能更快上百分之二十五的晶片,並且大幅地提升整體設計團隊的生產力。Xabre 600採用矽統科技先進的0.13微米製程技術,整合了三千萬個電晶體,以及擁有超過三百MHz的極速引擎與記憶體時脈。
...
...
使用者別 新聞閱讀限制 文章閱讀限制 出版品優惠
一般使用者 10則/每30天 0則/每30天 付費下載
VIP會員 無限制 25則/每30天 付費下載

關鍵字: 新思科技  矽統科技(SiS:Chip陳燦輝  一般邏輯元件 
相關新聞
新思科技與台積電合作 實現數兆級電晶體AI與多晶粒晶片設計
新思科技利用台積公司先進製程 加速新世代晶片創新
是德、新思和Ansys共同開發支援台積電N6RF+製程射頻設計遷移流程
新思科技與台積電合作 在N3製程上運用從探索到簽核的一元化平台
新思科技針對台積電N5A製程技術 推出車用級IP產品組合
相關討論
  相關文章
» 使用PyANSYS探索及優化設計
» 隔離式封裝的優勢
» MCU新勢力崛起 驅動AIoT未來關鍵
» 用於自由曲面設計的五大CODE V工具
» 功率半導體元件的主流爭霸戰


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2025 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.1.HK93EAX76MMSTACUKD
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw