海力士半導體（Hynix Semiconductor）成功開發出24層堆疊、每層厚度為25μm的NAND型快閃記憶體，總厚度為1.4mm的MCP多晶片封裝。這是在目前的MCP產品之中，堆疊層數最多的一次。

海力士是於2007年5月開發出了層疊20層晶片的MCP。這次新開發的堆疊技術重點如下：1.使下層晶片可以支撐上層晶片的分層堆疊技術；2.可達成分層堆疊的LSI內部電路重佈線技術；3.使堆疊更加容易的重佈線最佳化技術；4.將重佈線後的半導體晶片厚度降至A4紙1/4的博型化技術；5.使用WBL（wafer backside lamination）膠帶，以減少晶片間連接元件的技術。

透過這些新技術，若以16Gbit（2GB）的NAND型快閃記憶體來製造MCP產品，將可以製造出容量高達384Gbit（48GB）的記憶體。而對於高容量的需求來說，這種多層堆疊封裝技術未來也將更行重要。