要找到能和類比輸入範圍一致，同時具有適量輸入、大小符合所需和正確採樣速度的類比數位轉換器(ADC)往往相當困難。特別是系統設計師在採用寬電壓波動時，要考慮到縮小驅動ADC滿量程的輸入訊號將大幅降低訊號雜訊比(SNR)。本文將探討影響SNR損耗的因素，以及如何能將其量化，更重要的是如何將它最小化。

參考設計架構（圖：Maxim) BigPic:592x297

在使用類比數位轉換器做設計時，一個最普遍的誤解是縮小輸入訊號來驅動ADC的滿量程刻度將大幅縮減訊號雜訊比。正在進行寬電壓波動設計的工程師應特別關注這個問題。另外，一些針對低壓輸入(5V或以下)提供比高壓輸入更寬廣電壓範圍的類比數位轉換器也加劇了此一問題。更高的供應電壓通常會導玫較高功耗，並提升板級設計的複雜性，舉例來說，它們可能會需要更多的去耦電容。

許多來自感測器或系統的訊號都是高電壓和雙極的；舉例來說，±10V已經被廣泛運用。然而，也有簡單的方法可用於驅動訊號通過類比數位轉換器，目前已經有整合高壓類比數位轉換器的解決方案，可處理更大滿量程輸入而不會損失SNR。這些解決方案通常需要額外的高壓輸入以適應輸入範圍，但會損失相當可觀的功率。這些高壓類比數位轉換器的可用訊號調理(運算放大器)解決方案選擇也很少。如果訊號必須結合高壓和低壓輸入而進行多工處理，那麼整個設計將會給得更加昂貴。

[白皮書連結]：http://www.maximintegrated.com/app-notes/index.mvp/id/5282