有鑒於電子產品Time to Market壓力愈來愈大，研發人員的設計時程表也更加壓縮，需要大規模整合具有數百萬個設計元件（instance）、速度達十億級（gigascale），EDA廠商新思科技本月（4/7）宣佈推出Galaxy 實作（implementation）平台的最新技術── DC Explorer，可協助設計業者大幅加速高品質設計資料（design data）的開發。

新思科技RTL、功率與測試自動化部門資深產品行銷總監Gal Hasson表示，在當今大型複雜IC的RTL設計開發早期階段中，設計資料往往來自各個不同的來源。但是過去的EDA工具卻無法快速且有效的進行資料的探究改善、修正設計問題，遑論建立一個可以達到高度收斂實作流程的較佳RTL合成起始點。DC Explorer提供設計人員所需的RTL探究能力，協助他們在進行實作前有效識別潛在的設計改善空間及問題所在。

DC Explorer藉由提供5倍速的執行時間（runtime）以及與DC Ultra RTL合成（synthesis）達成10%的時序（timing）與面積（area）關聯性，DC Explorer可處理上述所提及的挑戰，同時它還能在資料不完整的情況下執行，如果手邊的RTL輸入與限制條件、程式庫模型不完整時，可以針對欠缺的內容產生整體性報告，因此可以被用於設計流程的最初期，以便管理高品質RTL的開發和限制條件 (constraint)，進而協助設計流程的收斂（convergent）。

Gal Hasson同時表示，如要提高生產力，縮短SOC複雜的設計流程是必走之路。採用DC Explorer目前已獲得意法半導體採用。此外，面對處理器廠商不斷推出多核產品，Gal Hasson說，多核產品設計相當重視應用，這也是DC Explorer的應用領域之一。