帳號：
密碼：
最新動態
產業快訊
CTIMES/SmartAuto / 新聞 /
Cadence與Artisan攜手
降低奈米級設計風險

【CTIMES/SmartAuto 楊青蓉 報導】   2002年12月02日 星期一
瀏覽人次：【1324】
電子設計產品及服務供應商益華電腦公司(Cadence)與半導體矽智財供應商Artisan公司日前共同發表了一項為期五年的合作協議，兩間公司將合作開發高度整合系統，包括IP元件庫、設計技術以及半導體製程資料，以控制奈米設計所面臨的風險。此項合作的第一項成果，即是開發出一套系統，解決奈米設計中最主要的風險因素 -訊號完整性，可以幫助客戶在設計流程的初期先處理訊號完整性的問題，且建立可預期的路徑。
...
...
使用者別 新聞閱讀限制 文章閱讀限制 出版品優惠
一般使用者 10則/每30天 0則/每30天 付費下載
VIP會員 無限制 25則/每30天 付費下載

關鍵字： 益華電腦(Cadence)  執行副總裁  Penny Herscher  EDA 
相關新聞
‧ 再傳Mentor告Cadence
‧ 特許淨損達9000萬
‧ 參數與Cadence策略聯盟
‧ NEC認可NC-Verilog模擬工具的簽證(sign-off)能力
相關討論
  相關文章
» SiC MOSFET：意法半導體克服產業挑戰的顛覆性技術
» STM32MP25系列MPU加速邊緣AI應用發展 開啟嵌入式智慧新時代
» STM32 MCU產品線再添新成員 STM32H7R/S與STM32U0各擅勝場
» STM32WBA系列推動物聯網發展 多協定無線連接成效率關鍵
» 開啟邊緣智能新時代 ST引領AI開發潮流


刊登廣告 ｜ 新聞信箱 ｜ 讀者信箱 ｜ 著作權聲明 ｜ 隱私權聲明 ｜ 本站介紹 ｜  
︱ Copyright ©1999-2025 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.1.HK93GDHCZNUSTACUKB
地址:台北數位產業園區（digiBlock Taipei） 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw