益華電腦公司(Cadence)日前獲富士通採用其VoltageStorm及SignalStorm作為富士通特殊高階應用程式用積體電路(ASIC)的標準電源驗證及奈米延遲時間計算的解決方案。富士通相信在採用Cadence所開發之技術之後，將可針對130和90奈米ASIC和ASSP設計為主要應用的網路、數位化家庭電子產品及資訊技術等應用，大幅提升時脈驗證的準確性，並加快時脈收斂作業的速度。

富士通技術研發部實體設計CAD組組長H.Takaoka表示，『使用130奈米的製程技術來開發高階ASIC時，驗證和分析的作業會變得非常困難，同時需要花費許多的時間和人力；而若採用90奈米的技術，那又是更加困難。但是在將益華電腦的SignalStorm和VoltageStorm納入我們設計流程的標準之後，即使針對我們最大型的設計，也可以計算出訊號整合性效應對於線路延遲的影響情況，進而得到準確的時脈驗證結果，和加快時脈收斂作業的速度。」

Cadence表示，對於目前的各種大型系統晶片(SoC)設計而言，設計人員必須考慮一些在較小型的設計中，完全不需要考慮的物理現象。且隨著製程元件的幾何尺寸不斷下降，無可避免的一定要非常精確地計算出複雜的交錯寄生效應所造成的奈米延遲時間，以及瞭解造成的電壓(IR)降所導致訊號完整性的問題。而在結合VoltageStorm和SignalStorm之後，就可以提供設計人員一項解決方案，使其能夠處理奈米尺寸設計所無法擺脫，卻又非常難以進行分析的訊號完整性時脈問題。VoltageStorm已經是全晶片電源配置驗證(full-chip power grid verification)方面的工業標準，它可以快速地提供正確、瞬間的IR下降資料給SignalStorm。而SignalStorm則可以利用這些資料進行奈米級延遲計算，且其結果的誤差量可以維持在SPICE的百分之2以內。

由於SignalStorm的延遲時間計算結果非常精確，同時其速度是傳統延遲時間計算程式的4-20倍；因此富士通預期可以在完全不影響交貨時間的情況下，驗證規模超過四倍以上的ASIC和SoC。富士通已經將VoltageStorm及SignalStorm整合在其設計流程中，且計畫將這些工具應用在生產設計作業中。