外电消息报导，东芝宣布，将与NEC共同开发使用45奈米制程的CMOS平台技术。该平台将生产以低功耗为目标的SoC，以满足未来的行动应用需求。该平台预计在2009年第二季时进行大规模量产。

据报导，透过闪光灯退火（flash lamp anneal）技术，减少离子注入的杂质，并使用含铪绝缘体和DFM技术，东芝已开发出新平台技术的启动序列。而双重闪光灯退火制程，更提高了PMOS和NMOS的性能。加上在注入过程中，给锗掺杂氮离子以减少沟道区的杂质浓度，有助于提高晶体管的性能。

东芝表示，使用新技术的45奈米制程芯片功耗，将只有65奈米芯片的一半。而东芝预计在2008财年的第四季进行样品生产，并在2009财年第二季进行大规模生产 。