M31 Technology近日宣布其采用Arm技术架构，已成功开发针对机器学习与人工智慧应用的Arm处理器IP，包含Arm Cortex-M55 处理器及Arm Ethos-U55（NPU），实现晶片内(on-chip)处理器IP核心实作的最佳化，能协助先进处理器核心达到最大效能、缩小面积并降低功耗，同时减少50% 自行整合时间。

M31 Processor Hardcore Service，由M31基础暨应用IP整合开发团队提供IP整合服务，搭配以Arm架构处理器为基础所开发出的一系列M31优化设计套件-OPPA (Optimized PPA) library，其内容包含客制化高速和超低漏电记忆体实体(memory instance)和优化的元件库(cell library)，协助客户的晶片设计团队在最短时程内达成处理器及SoC的设计目标。

为强化低功耗物联网与嵌入式装置AI运算的能力，M31本次以Arm的技术架构，采用台积电22奈米超低漏电制程技术（22nm Ultra-Low Leakage, 22ULL），实现三款Arm Cortex-M55/Ethos-U55处理器核心的优化设计实作–M55高效能优化设计可使运算速度达到400MHz以上、低功耗优化设计在待机模式下可有效节能达到0.01 mW超低漏电、U55高效能优化设计搭配M31 OPPA UDTP SRAM可达到0.30mm2的极小面积效益。

为满足以Arm为基础的不同人工智慧应用情境，M31处理器核心实作服务可根据客户需求进行客制化服务，在主要实现处理器核心最佳实作的过程中，透过搭载M31优化设计套件-OPPA Library包含所需的特殊元件及记忆体，让速度、面积及功耗达到最佳水准，或根据不同应用状况让三者达成最佳平衡。

负责研发M31优化设计套件-OPPA Library为基础元件IP设计团队，已投入基础元件IP设计领域扎根多年，其所研发的基础IP皆已通过矽晶圆验证，并开发各种晶圆厂特殊制程的基础IP包括记忆体编译器 (SRAM Compiler)、标准元件库 (Standard Cell Library)、以及通用IO元件库 (General Purpose Input/ Output Library , GPIO)，满足客户各种不同的客制化需求，目前基础IP解决方案可用于 12nm至180nm 之间的技术节点，并且已成功协助无数客户实现速度、功耗及面积的最佳化。

M31总经理张原熏表示:「很高兴能运用Arm的技术架构，让双方客户能在以Arm架构为基础的晶片设计中，采用M31处理器核心实作的IP解决方案，在最短的时间内快速实现功耗和面积效益，并减少研发风险，借此让合作伙伴有信心开发出因应人工智慧时代的Arm架构行动装置。M31团队将持续协助客户的产品在晶片设计上具备差异化优势，同时有效加快产品的上市时间，让其IC产品更具市场竞争优势。」