随着体感游戏、3D影像以及更丰富的多媒体经验，系统和内存需求不断提高。现有的高阶图形处理器最多可以支持128GBps的内存带宽，下一代则更将推展到1TBps。然而过去15年来，内存的效能已经面临了物理上的极限。技术授权大厂RAMBUS今（2/10）宣布其发展三年的兆字节宽带先导计划（Terabyte Bandwidth Initiative）有了重大进展，能够在现今的耗能之下开创更高的效率。

RAMBUS技术总监Steve Woo表示，目前处理器厂商正面对一个严苛挑战，那就是同一款处理器必须面对初、中、高阶甚至次世代不同的内存。RAMBUS所开发的关键技术，则包括了全差动内存架构（FDMA），已实现SoC至内存接口的突破性20Gbps先进差动讯号处理。单端内存讯号方面，则以2种多模内存接口支持3种类别（DDR3、GDDR5以及至多12.8Gbps的单端讯号）。

除此之外，透过FlexMode接口技术，也支持差动与单端讯号处理的多模SoC内存接口，PHY也可于单一SoC封装中设计实作，也就是说，不需要额外接脚，就能以程序设计的方式把单端无缝转换为差动讯号。

这项计划是在2007年宣布确立，目前的研究结果主要瞄准处理器厂商作为授权对象，不限X86或ARM架构，已进入初步洽谈阶段。至于授权费是否会比先前更高？Steve表示尚未有所定论，但将维持既有一贯性。