安谋国际（ARM）与益华计算机（Cadence Design Systems）日前发表以Cadence Encounter数字IC设计平台为基础的ARM-Cadence参考方案。该参考方案内含讯号完整设计流程，结合CeltIC串音分析与修正、VoltageStorm电力网络分析，以及Encounter平台的核心技术。

ARM指出，ARM-Cadence参考方案是一套经过压缩包制的参考流程，为ARM合作伙伴厂商提供可预测的RTL-to-GDSII建置技术，具备可预测的效能、功率、以及组件占用空间。参考流程亦提供SoC整合作业运作所需的精准抽象层模型。新推出的ARM-Cadence参考方案运用所有Cadence Encounter平台技术，其中包括日前并购的Verplex Conformal逻辑等效检查器。

ARM EDA部门营销经理Noel Hurley表示，「此套流程技术参考方案是由ARM与Cadence共同研发，能够协助双方客户充分地弹性运用ARM的软件IP，同时降低发生讯号不完整的可能性，以确保达到预测的效能，并缩短硅组件的整体研发时间，对双方客户来说是技术上的一大突破。」

Cadence第三方策略项目部门副总裁Jan Willis表示，「具备能够迅速在可预测时程模式下建置ARM软件IP，是现阶段奈米组件设计的关键。ARM-Cadence参考方案提供支持新一代的设计所需的技术，是Cadence与ARM共同的合作成果，协助我们的客户改进其硅组件设计链的效率。」