为了大幅缩短IC设计验证时间，提升产业竞争力。台湾电子系统设计自动化公司（简称台系统；TESDA）今（20）日与工研院共同宣布，双方合作进行次世代AI SoC研发计画。TESDA获工研院授权导入工研院自主研发的AI SoC晶片架构，使用TESDA自主研发的EDA工具━TESDA Explorer，大幅缩短开发AI SoC 所需的设计验证与架构优化时间。

台系统专注於解决SoC设计验证与架构优化的问题。此次台系统与工研院合作进行次世代AI SoC研发计画，应用TESDA Explorer先进的设计自动化技术，以工研院研发的AI SoC为载具，共同开发次世代人工智慧晶片。TESDA Explorer独特的设计自动化技术可在系统设计初期，协助系统架构设计师大幅缩短完成SoC设计验证与架构优化等目标所需时间。

半导体产业在摩尔定律的推动下蓬勃发展了50 年，但因先进制程越来越昂贵，导致晶片设计与制造成本大幅增加，让摩尔定律几??走到了极限，电子产品与IC设计厂商再也无法依循制程演进取得半导体晶片效能、功耗与成本优势。为了持续增进电子系统的效能、功耗、成本等表现，未来电子系统设计趋势必然会走向软硬体协同设计（SW-HW Codesign）。半导体晶片本身更会朝向异质整合（Heterogeneous Integration）、小晶片整合（Chiplet Integration）、特殊应用系统晶片（Domain Specific SoC；DSSoC）等方向发展。

这些崭新的半导体晶片技术，将大幅增加电子系统设计验证与架构优化的复杂度与困难度，需要投入更多的人力以及时间才能完成。然而，在有限的专案资源内，若验证效率不隹，以致无法完成全部设计验证工作，将大幅增加专案失败的风险。没有得到足够的验证资料，更是无法对SoC进行分析与架构优化。因此，台系统认为，自动化拉高验证工作的抽象层级，将测试计划与案例产生方式常规化，是提高验证效率的主要解决办法。

TESDA执行长陈纪纲表示，台系统将继续深化系统层级的SoC设计验证与架构优化技术，持续专注这方面的创新，希??将设计流程与工具更?普及化，让更多的SoC设计验证与架构优化团队可以利用。

工研院自主研发的AI SoC对深度学习加速器（DLA）之乘加器与记忆体阵列进行优化，大幅降低了AI SoC对记忆体系统的存取次数，对主记忆体以批次、非随机存取、达到存取量最小化目的，进而达到高效能与低功耗双重目标。工研院AI SoC系统可提供位元精准（Bit-True）的模型验证，使AI准确度於软体框架与硬体执行具备一致性，帮助厘清神经网路从训练到使用的任何数值差异。这套完整的AI SoC方案已完成Silicon-Proven，在40奈米制程的平均能源效率比在3 TOPs/W以上。