緊密耦合ARM應用處理器和晶片上FPGA架構的嶄新設備，為電子系統設計師開啟了一個全新的世界。然而，這些元件也帶來了嶄新的設計、除錯和最佳化的挑戰。設計師們需要新的開發方法，以解決軟體和硬體的整合問題，以及系統級性能最佳化的挑戰，為中小型公司提供更經濟的解決方案。本文說明了Altera和ARM公司在晶片上除錯邏輯、FPGA和軟體除錯以及分析工具方面的創新，可協助設計師們應對上述挑戰。

從硬體到軟體的Cross-Trigger（圖：Altera) BigPic:631x293

目前的工具可以很好地處理軟體和FPGA的問題，但在緊密整合軟體和客製化硬體的系統方面卻沒能提供太多幫助。這些整合的除錯挑戰可以在暫存器傳輸級(RTL)的軟體模擬和硬體模擬環境中使用EDA工具來解決，但這些解決方案通常太過複雜、速度緩慢，而且十分昂貴。

Altera和ARM合作開發的FPGA和軟件除錯工具開創了全新的方法學，運用Altera最新的SoC晶片上除錯邏輯並提高了軟體開發能力。這份白皮書將以ARM Development Studio 5 (DS-5)軟體工具鏈和Altera SignalTap工具為例進行說明。

Altera的Cyclone V和Arria V SoC系列將兩個獨立的元件整合為一，降低系統功耗，’成本和電路板尺寸，同時增進了性能。每一顆SoC都內含已經整合了硬處理器系統(HPS)的FPGA結構。該HPS是由雙核心ARM Cortex-A9處理器、週邊和記憶體控制器組成。許多現代的系統都使用獨立處理器和FPGA，但它們之間的通訊通常會受到現有處理器的外部介面限制，頻寬和延遲往往是主要問題。

下載白皮書：FPGA-Adaptive Software Debug and Performance Analysis