帳號:
密碼:
最新動態
產業快訊
CTIMES/SmartAuto / 新聞 /
新思科技與台積電合作 優化EDA流程加快台積電N2製程設計
 

【CTIMES/SmartAuto 王岫晨 報導】   2023年05月11日 星期四

瀏覽人次:【2319】

為不斷滿足新一代系統單晶片(SoC) 的嚴格設計目標,新思科技與台積公司合作,在台積公司最先進的 N2 製程中提供數位與客製化設計 EDA 流程。相較於N3E 製程,台積公司N2 製程採用奈米片(nanosheet)電晶體結構,在相同功耗下可提升速度達 15% ,或在相同速度下可減少30%的功率,同時還能提高晶片密度。新思科技對整體 EDA技術的大量投入讓設計人員能夠快速啟動N2製程設計,不僅為SoC帶來差異化同時也能縮短上市時程。

台積公司設計基礎架構管理部負責人Dan Kochpatcharin表示:「台積公司與新思科技協助雙方客戶在台積公司最先進的 N2 製程中透過新思科技完整的EDA 解決方案,實現一流的設計結果。雙方長期的合作幫助創新者在各式應用中滿足或超越最嚴苛的產品設計目標;這些應用包括高效能運算、行動和人工智慧等。」

新思科技 EDA事業群策略與產品管理副總裁Sanjay Bali說道:「新思科技和台積公司持續推進半導體技術,在最新的 N2 製程上挑戰設計物理的極限。在台積公司N2 製程中運用新思科技數位與客製化設計流程能讓設計人員大大受益於台積公司N2製程的先進功能,並縮短上市時程。」

新思科技獲認證的EDA和 IP 解決方案在台積公司3奈米製程技術的成功,建立了雙方在N2上的合作基礎,迄今已有數十家業界領先公司藉此成功實現投片(tape-out)。新思科技的客戶可仰賴經認證的數位與客製化設計流程、新思科技基礎IP和介面 IP以及新思科技晶片生命週期管理 (SLM) 的晶片內(in-chip)製程、電壓和溫度 (PVT) 監控 IP 來提升N3 設計。 而有意將 N4 和 N5 設計轉移到 N3E 的設計人員則可利用新思科技 EDA 類比遷移流程,有效率地在不同製程節點中重複使用同一設計。

關鍵字: 先進製程  晶圓代工  台積電(TSMC新思科技 
相關新聞
雙列CFET結構全新標準單元結構 推動7埃米製程
半導體業界持續革命性創新 有助於實現兆級電晶體時代微縮需求
VSMC十二吋晶圓廠於新加坡動土 預計2027年開始量產
2025國際固態電路研討會展科研實力 台灣20篇論文入選再創新高
新思科技與台積電合作 實現數兆級電晶體AI與多晶粒晶片設計
comments powered by Disqus
相關討論
  相關文章
» SiC MOSFET:意法半導體克服產業挑戰的顛覆性技術
» 揮別製程物理極限 半導體異質整合的創新與機遇
» 跨過半導體極限高牆 奈米片推動摩爾定律發展
» STM32MP25系列MPU加速邊緣AI應用發展 開啟嵌入式智慧新時代
» STM32 MCU產品線再添新成員 STM32H7R/S與STM32U0各擅勝場


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.1.HK8CB9Y5RXCSTACUKO
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: [email protected]