針對台積電最先進3奈米製程技術，新思科技的數位與客製化解決方案已通過台積電最新設計參考流程(design-rule manual，DRM)及製程設計套件(process design kits)的認證。植基於多年來的廣泛合作關係，該認證將提供共同優化的工具、流程和方法，使客戶能實現該製程所帶來的最大功耗、效能和面積(PPA)表現，進而加速新一代高效能運算(HPC)、行動、5G和AI 晶片設計的創新。

新思科技具高度整合的融合設計平台(Fusion Design Platform)是此次雙方在先進節點合作成功的關鍵，為台積電的 3 奈米技術提供了全流程設計收斂(convergence)和緊密的簽核相關性(signoff correlation)。新思科技的Fusion Compiler以及IC Compiler ll佈局繞線(place-and-route)產品採用新的全域(global)和詳細(detail)繞線技術創新，實現時序結果品質(QoR)的優化。全流程總功耗(total-power)優化的提升，輔以合法化與最佳化併行(concurrent-legalization-and-optimization)技術，能實現所需的總功耗分布並達成整體優化 PPA 的設計指標。

針對3奈米製程的合作內容，其他的實作技術也包括：支援具備著色(coloring)和通路銅柱(via-pillar)考量的先進佈線，以及創新的正反器(flip-flop)優化，有助於著重效能和低功耗的設計。此外，Design Compiler NXT合成(synthesis)產品是融合設計平台的關鍵元素，經強化後，藉由與IC Compiler II更緊密的時序相關性，能提供更為收斂的設計流程，讓所有以N3製程為目標的設計皆受益。

新思科技與台積電就3奈米製程的合作內容還包括PrimeTimeR對低電壓變動的支援，以及支援台積公司的佈局(placement)規則，能在實作和簽核期間實現收斂(convergent)的ECO收斂(closure)。新思科技的 PrimePower 支援3奈米實體規則(physical rule) 的功耗簽核，包括漏電功耗和動態功耗以及 StarRC萃取建模的強化，能帶來所需的準確性。

其他經台積電 3奈米技術認證的簽核解決方案包括： NanoTime 客製化時序簽核、ESP 客製化等效性驗證(equivalence verification)以及 QuickCap NX 寄生場解算器(parasitic field solver)解決方案。新思科技IC Validator物理簽核經強化後可支援所有先進製程的要求，包括用於提升密度的全新虛擬填充(dummy-fill)功能、用於佈局與原理圖檢查(layout-versus-schematic checking)的佈局依賴效應(layout-dependent effect)，以及用於DRC，經強化過的三向電壓規則除錯(delta-voltage rule-debug)效率。

Custom Compiler設計和佈局解決方案是新思科技客製化設計平台的一環，能為使用台積公司先進製程技術的設計人員帶來更好的生產力。Custom Compiler的許多增強功能獲得新思科技DesignWare IP 團隊的先期 3奈米用戶的驗證，這些強化的功能可減少設計人員為符合3奈米技術要求所投入的心力。作為 PrimeSim Continuum解決方案的一部分，新思科技PrimeSim HSPICE、PrimeSim SPICE、PrimeSim Pro 和 PrimeSim XA 模擬器，能為台積電 3奈米設計改善周轉時間，並提供符合電路模擬和可靠性要求的簽核範疇。