Mentor Graphics公司支援低功率逐步求精方法，通過採用Questa Power Aware Simulation和 Visualizer Debug Environment的新功能以顯著提升採用ARM技術的低功率設計的驗證複用率和生產率。

統一功率格式逐步求精方法實現電源管理意圖的增量規範和早期驗證。Questa Power Aware Simulation 解決方案和 Visualizer Debug Environment 可促進逐步求精方法流程的採用。

UPF規定「低功耗設計意圖」應與設計區分開，且應用於晶片設計的驗證和實施階段。隨著複雜的電源管理要求不斷增多，強調實施的傳統低功耗方法已開始受到動搖。逐步求精方法在設計週期的早期便以更抽象的方式定義低功耗設計意圖，並在設計進入實施階段時對其細部進行更具體的完善和加強。這樣可提升整體驗證流程和驗證結果在每一步驟的複用率。逐步求精方法注重將UPF分為用於IP/塊的約束UPF、用於驗證的配置UPF以及實施 UPF。這樣可從多個來源開發軟IP和子系統（及其低功率設計意圖），然後快速地一起進行驗證以保持功耗驗證的一致性。

逐步求精方法由ARM高級首席研究工程師兼IEEE1801主席John Biggs引入UPF規範。Mentor和ARM自逐步求精方法面世以來就一直針對其開展密切合作。雙方的合作已促成ARM交付ARM IP的約束UPF和樣例配置UPF，並將其應用於使用Questa Power Aware Simulation進行驗證並通過實施（合成、佈局和佈線）來完成的流程中。

「ARM所處市場發展快速，如要交付更高能源效率的處理器IP，那麼對新流程優化工具的需求也會日益增強，」John Biggs 說道，「利用逐步求精方法，ARM可以提供專為低功率應用打造的 IP 以及無關技術的低功耗設計意圖的UPF規範。這樣，我們的合作夥伴就可以大大減少其低功率驗證的成本和時間。」

「Mentor自UPF問世以來一直致力於推動低功率標準。與ARM就逐步求精方法的合作使得我們採取了很有必要的『左移』戰略以解決低功率驗證越來越高的複雜度。」Mentor Graphics設計驗證技術部副總裁兼總經理 John Lenyo 說道。「Questa Power Aware Simulation 可提供 UPF2.1 原生支援、自動低功率檢查和覆蓋。結合對電源管理結構的獨特開發以及 Visualizer Debug Environment 的各項功能，它可以利用逐步求精方法加快低功率驗證流程並實現流程的自動化。」

Questa功能驗證平臺是Mentor企業驗證平臺（EVP）的核心。EVP通過將尖端的驗證技術融合在一個緊密結合的驗證平臺中，提高了ASIC和SoC功能驗證的效率。（編輯部陳復霞整理）