外电消息报导，电子信息技术产业协会（JEITA）半导体分会、半导体技术委员会与半导体封装产品技术专门委员会，日前举行了08年度的报告会议。会议中指出，执行标准化是为了解决EMC和3D封装的时间。

三个组织在会议中表示，如果不掌握半导体的EMC特性，确保电子产品的EMC性能，开发产品将变得非常困难。在EMC方面，系统商和半导体厂商在共享信息的基础上，针对半导体的EMC特性的测定方法和建模的标准化意义重大。活动的目的是确立半导体EMC特性的评测方法和仿真建模方法，推动EMC仿真工具的开发。

此外，在年度报告会上，电装公司也从ASIC厂商的角度，分析了EMC模型信息，并介绍了试制前问题的修改实例，并将噪声耐性提高至1.5倍。

而在半导体封装中，为了实现摩尔定律，各公司正在积极开发三D封装。同时，制定了PoP（package on package）层迭封装的相关设计指南、翻转测定方法及最大容许值的定义等。日后需要靠堆栈内存的更新、容量的标准化、内存的通用化及省略凸块间距（Bump Pitch）转接来降低成本。

至于DRAM内存的标准化，该会议也表示，将在2012年确立DDR4规格，并从09年度开始实施标准化作业。为此，08年度进行了需求调查。结果显示，设想用途依次为视讯、照片和语音。对于内存的要求，希望降低耗电量的厂商较多。希望待机耗电量降至0.1mW以下，运行时间小于30ns。内存的外形尺寸方面，要求减薄至0.5mm以下，约与现有的内存相当。