账号:
密码:
最新动态
产业快讯
CTIMES/SmartAuto / 新闻 /
智原采用Mentor Graphics可测试设计工具
 

【CTIMES / SMARTAUTO ABC_1 报导】    2002年07月15日 星期一

浏览人次:【769】

Mentor Graphics于日前表示,智原科技(Faraday)已决定采用Mentor Graphics的可测试设计(DFT)工具,并将它用于智原的系统单芯片设计流程;Mentor拥有已通过实际考验的可测试性设计技术,并能协助客户提高生产力、改善测试质量和降低测试成本。智原是已通过硅晶实证的硅智财组件主要供货商,也提供系统单芯片设计服务。智原认为今日的系统单芯片设计需要多套设计解决方案,才能确保这些组件获得完整彻底的测试。

Mentor Graphics表示,该公司所提供的可测试性设计工具,可用来测试复杂的系统单芯片设计,这些工具拥有很高的错误涵盖率和应用弹性,可加入任何设计流程。智原将利用FastScan工具执行自动测试图样产生,MBISTArchitect执行内存内建自我测试;为使测试流程更完整,智原还将使用BSDArchitect实作自动边界扫瞄功能,DFTAdvisor执行扫瞄合成和可测试性分析,并使用DFTInsight工具执行图形导向的可测试性设计除错与分析。

智原ASIC技术副总裁黄奇邑博士表示,「智原的发展时程非常紧迫,可用带宽却相当有限;Mentor为智原提供所须的可测试设计工具,使其能在最短时间内,为系统单芯片设计产生非常高质量的测试。」MBISTArchitect工具提供完整的内存内建自我测试功能,不但节省芯片面积,达成极高的错误涵盖率,还能将测试时间减至最少;智原可从一组事先定义的业界标准算法中选择,例如March C和Checkerboard,或是选择工具本身提供的MBIST Flex用户定义算法,利用它们的弹性测试图样能力执行全速(at-speed)测试,藉以找出与技术有关的各种错误。MBIST Full-Speed是一种采用管线执行技术(pipelining)的全速内建自我测试功能,可大幅减少测试应用时间;此外,这套工具还提供完整的组态设定能力,让测试数据的重复使用更方便。

關鍵字: Mentor Graphics  智原科技  黄奇邑博士  EDA 
相关新闻
智原加入英特尔晶圆代工设计服务联盟 满足客户高阶应用需求
智原科技采用Cadence OrbitIO与SiP布局工具大幅节省封装设计时程
智原科技采用Cadence OrbitIO与SiP布局工具节省封装设计时程
智原科技与Fresco Logic宣布一项USB 3.0合作计划
智原科技宣布开始提供SiP设计服务
comments powered by Disqus
相关讨论
  相关文章
» SiC MOSFET:意法半导体克服产业挑战的颠覆性技术
» STM32MP25系列MPU加速边缘AI应用发展 开启嵌入式智慧新时代
» STM32 MCU产品线再添新成员 STM32H7R/S与STM32U0各擅胜场
» STM32WBA系列推动物联网发展 多协定无线连接成效率关键
» 开启边缘智能新时代 ST引领AI开发潮流


刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 远播信息股份有限公司版权所有 Powered by O3  v3.20.1.HK8CBA3DNMYSTACUKQ
地址:台北数位产业园区(digiBlock Taipei) 103台北市大同区承德路三段287-2号A栋204室
电话 (02)2585-5526 #0 转接至总机 /  E-Mail: [email protected]