全球电子设计创新厂商益华电脑（Cadence）宣布，ASIC设计服务、SoC暨IP研发销售厂商─智原科技（Faraday Technology）采用Cadence OrbitIO互连设计器及Cadence SiP布局工具，相较于先前封装设计流程节省达六成时间。

以互连设计器提供SoC及ASIC进行跨 IC封装/SiP及系统层级的阶层式多基板优化设计能力。

OrbitIO及SiP布局工具支援自动化IC/Package（封装）/PCB的互连设计和优化，相较于目前利用静态试算表的方法，能够进一步改善布线互连路径及讯号与电源完整性效能。多基板互连路径设计在早期设计流程上藉由布线上的权衡探索和判断，有效优化设计效能并降低基板复杂度和成本。

藉由执行此优化程序，Cadence能够利用OrbitIO互连设计器的单一平台多样设计结构环境，大幅减少或什至消除耗时的重复执行工作，将一般使用试算表且涉及重复执行的凸块/焊球规划研究，从几天或几周时间缩减至短短几小时。

智原科技晶片设计流程暨IP技术处资深处长王志恒表示：「晶粒凸块的规划与优化是我们在SoC及ASIC 设计程序中，决定能否达成效能目标的关键环节。OrbitIO帮助我们以更具效率的方式达成目标，让我们节省高达六成的设计时间，同时提供符合顾客期待的成果品质。」

Cadence PCB与IC封装部门研发副总裁Saugat Sen表示：「我们以顾客需求为第一优先，因此特别强化OrbitIO Interconnect Designer，采全自动的跨域互连路径优化方法，借此提升设计流程效率，并达成缩短设计周期及降低产品开发成本的目标。」