复杂芯片设计的科技公司─新思科技（Synopsys）8日宣布，Toshiba America Electronic Components（TAEC）已经采用新思科技的Physical Compiler作为其以布局为基础的递交（Handoff）工具。TAEC已经运用Physical Compiler执行布局递交的流程，成功地为一重要的客户完成两颗复杂的系统单芯片设计．TAEC现在正将Physical Compiler纳入他们的设计流程之中，同时也为他们特殊应用集成电路（ASIC）的客户们，将Physical Compiler整合成为其设计套件的一部份。

新思科技表示，在传统以“逻辑闸为唯一”（netlist-only）递交数据的设计流程之中，为了达到时序收敛的目的，通常在ASIC客户与ASIC供应厂商之间，需要好几次费时且重复的数据传递．而在以Physical Compiler的布局数据的递交流程中，运用以布局为基础、精确的绕线延迟，可以同时完成逻辑合成与布局的工作．这样经过布局后的逻辑数据结果，可以经历最少次数据来回传递的过程，并且在绕线后快速地达成时序的收敛．

TAEC工程部资深副总裁，Jeff Berkman表示，「Toshiba持续地投入顶尖的科技，以维持其高度的竞争优势，并满足我们的客户们对复杂设计的需求．藉由使用Physical Compiler布局递交的模式，以及采用客户端的布局数据，我们能够大幅地减少设计数据重复传递的动作，并得以为一重要的客户快速地完成两个复杂的设计。同时，有鉴于如此令人印象深刻的结果，我们已经决定将Physical Compiler整合到我们内部以及ASIC客户的设计流程之中。」

Toshiba LSI系统设计部门的总经理Takashi Yoshimori表示，「在高度竞争的网络芯片设计领域，产品能够准时上市是一个重要的关键，藉由采用Physical Compiler的布局数据递交，TAEC能够显著地降低整体设计的时间周期。」

新思科技Physical Synthesis事业单位的资深副总裁暨总经理Sanjiv Kaul表示，「新思科技的Physical Compiler已经拥有关键性的技术，可以用来加速客户设计的完成。而藉由帮助像TAEC这样的合作伙伴，将Physical Compiler整合到他们的设计流程之中，我们也间接地帮助TAEC客户的成功，身为ASIC的领导者，TAEC对Physical Compiler的背书，又是另一个客户成功的案例，将新思科技的实体合成发展成为全世界多数领导厂商的设计标准。」