Mentor Graphics公司支援低功率逐步求精方法，通过采用Questa Power Aware Simulation和Visualizer Debug Environment的新功能以显著提升采用ARM技术的低功率设计的验证复用率和生产率。

统一功率格式逐步求精方法实现电源管理意图的增量规范和早期验证。 Questa Power Aware Simulation 解决方案和Visualizer Debug Environment 可促进逐步求精方法流程的采用。

UPF规定「低功耗设计意图」应与设计区分开，且应用于晶片设计的验证和实施阶段。随着复杂的电源管理要求不断增多，强调实施的传统低功耗方法已开始受到动摇。逐步求精方法在设计周期的早期便以更抽象的方式定义低功耗设计意图，并在设计进入实施阶段时对其细部进行更具体的完善和加强。这样可提升整体验证流程和验证结果在每一步骤的复用率。逐步求精方法注重将UPF分为用于IP/块的约束UPF、用于验证的配置UPF以及实施UPF。这样可从多个来源开发软IP和子系统（及其低功率设计意图），然后快速地一起进行验证以保持功耗验证的一致性。

逐步求精方法由ARM高级首席研究工程师兼IEEE1801主席John Biggs引入UPF规范。 Mentor和ARM自逐步求精方法面世以来就一直针对其开展密切合作。双方的合作已促成ARM交付ARM IP的约束UPF和样例配置UPF，并将其应用于使用Questa Power Aware Simulation进行验证并通过实施（合成、布局和布线）来完成的流程中。

「ARM所处市场发展快速，如要交付更高能源效率的处理器IP，那么对新流程优化工具的需求也会日益增强，」John Biggs 说道，「利用逐步求精方法，ARM可以提供专为低功率应用打造的IP 以及无关技术的低功耗设计意图的UPF规范。这样，我们的合作伙伴就可以大大减少其低功率验证的成本和时间。」

「Mentor自UPF问世以来一直致力于推动低功率标准。与ARM就逐步求精方法的合作使得我们采取了很有必要的『左移』战略以解决低功率验证越来越高的复杂度。」 Mentor Graphics设计验证技术部副总裁兼总经理John Lenyo 说道。 「Questa Power Aware Simulation 可提供UPF2.1 原生支援、自动低功率检查和覆盖。结合对电源管理结构的独特开发以及Visualizer Debug Environment 的各项功能，它可以利用逐步求精方法加快低功率验证流程并实现流程的自动化。」

Questa功能验证平台是Mentor企业验证平台（EVP）的核心。 EVP通过将尖端的验证技术融合在一个紧密结合的验证平台中，提高了ASIC和SoC功能验证的效率。 （编辑部陈复霞整理）