邏輯分析儀的考量要點

選購邏輯分析儀時，可以先評估邏輯分析儀的三大要素，以確保買到的量測能力合乎應用需求。這三大要素分別為探棒系統（連接）、邏輯分析儀（擷取）、以及顯示和分析工具（檢視及分析）。在其中一項所做的錯誤決定可能會大幅影響其它項所得到的結果，舉例來說：可知選購邏輯分析儀時，單一項最重要的決定不在於邏輯分析儀的擷取能力，而是邏輯分析儀的探棒連接方式？如果探棒的連接是斷斷續續的，或如果所使用的探棒配件會限制信號頻寬的話，那麼擷取系統可能無法取得正確呈現信號活動狀況所需的資訊。

下表提供這三大要素的綜覽，以及個別需要考量的要點，至於應該要考量及應該要避免的細節則詳述於後頁的篇幅中。除此之外，也會談論以下兩個重點：

探棒的重要性

前面提過，選購邏輯分析儀時，最重要的一項決定不在於邏輯分析儀的擷取能力，而是邏輯分析儀的探棒。邏輯分析儀需要能讓觀測系統中的信號，所看到的必須要跟您的硬體所發生的一樣，邏輯分析儀量測到的信號有多準確和可靠端視探棒有多準確和可靠。因此，決定所需的探棒解決方案時，勿必要考量下列特性。

探量方法有兩種，預先設計好和事後設想。在理想的世界中，會在電路板設計階段，將某些信號繞接到腳座或接頭上，因為認為這些信號對除錯極為重要，這就是預先設計好的探量方法。然而，如果已經知道會碰到的每一個問題，早就加以解決了，因此，難免還是會有一些事後才想到的探量需求。此時，別忘了購買一些飛腳式（flying lead）探棒，以便能探量除錯過程中，難免會出現的散得很開的問題信號。

評估的邏輯分析儀探棒特性

準確度

電容性負載低的探棒對電路的侵擾最小，這對於系統的正常運作，以及將信號準確地呈現給邏輯分析儀極為重要。在較低的頻率，大部分探棒解決方案的表現都可接受，但是在較高的頻率下，電容性負載低的探棒就很關鍵。應避免選用需要在探棒和待測標的之間額外使用一個轉接器的探棒解決方案，因為額外增加的轉接器會提高負載和成本、對效能造成影響、以及造成另一個可能出現問題的點。無接頭式探棒可從信號路徑中消除實體接頭的負載，提供最低電容的解決方案。安捷倫科技的探棒皆已針對各種特定的探量應用做特別的設計，所造成的額外負載都是最低的。

可靠度和連接方式

探棒的連接若斷斷續續或有問題，只會造成更嚴重的除錯問題，因此得另外花時間偵測和找出探棒，而非電路的問題。應避免使用昂貴又複雜的解決方案，包括需要鍍金或進行特殊的電路板加工和處理、使用鋼板（stiffener）、需要在電路板背後預留空間（keep-out area）、需要繁瑣的清洗步驟、或需要進行複雜的設置才能將探棒固定等。安捷倫科技採用探棒技術的最新創舉，在機構設計上可以提供張力釋放（strain relief）機制，確保連接的穩固性和可靠度，完全沒有上述的那些限制與困擾。

性能

如果探棒的頻寬比擷取系統的頻寬小，則最高只能量測到探棒的頻寬，因此，選擇的探棒應具有高於所連接之邏輯分析儀的性能。另外，確定探棒的配件不會限制探棒整體的頻寬也很重要。

探量能力與彈性

可能需要量測距離散得很開的信號，或是位在探棒接頭未事先設計進去之處的信號。不論信號位在電路板上的什麼地方－IC腳、跑線、腳座（pad）、導孔（via）、甚至在FPGA 內部，都得確定有探棒和配件可以探量該信號。安捷倫科技提供的探棒選擇相當多樣化，所需佔用的探量空間最小，而且一小塊區域內可以探量的信號數目最多。

解決FPGA的探量挑戰

由於FPGA上的腳位通常都是非常昂貴的資源，因此只有相當少數可供除錯之用。然而，所要探量的每一個內部信號都需要使用一個腳位，如此一來，就會使得探查內部狀況的能力受到限制。當需要探量不同組的內部信號時，必須更改FPGA的設計，以便將新一組的信號繞接到腳位上，這個步驟可能相當耗時，且可能影響FPGA 設計的時序。此外，將信號名稱以手動的方式從FPGA設計工具逐一映對到邏輯分析儀的設定中，是相當繁瑣

的過程。當新的一組內部信號繞接出來時，需要在邏輯分析儀上手動更新這些信號名稱，不僅額外花時間，而且很可能會造成混淆和錯誤發生。

FPGA 動態探棒延伸了安捷倫科技在創新探量方案的領導地位，FPGA動態探棒可提供透視力，深入探量Xilinx或Altera FPGA內部的動作狀況和設計。可以運用自訂的信號名稱進行自動設定，而且只需幾秒鐘，即可設定好量測新的一組信號，不需先停止FPGA的運作和變更設計，也不會影響到FPGA的時序。

一致大小的探棒解決方案都具相等能力？

一致的大小不代表探量的能力也是一致的。安捷倫科技的無接頭式探棒解決方案可使用在任何一種表面處理製程的電路板上（包括無鉛製程），它採用柔軟的微型彈簧腳技術，即使是不平坦或髒污的電路板表面，也能提供可靠的連接。其它解決方案只能使用在鍍金的表面上，每次使用探棒皆須經過複雜的連接和清洗過程，且需要使用外接的張力釋放裝置才能維持穩固的連接。因此，一致的大小確實不代表探棒可以提供相等的量測能力。

取樣模式－時序和狀態模式

邏輯分析儀有兩種不同的取樣模式－時序和狀態模式，該使用哪一種取樣模式取決於想要評估資料的方式。如果想要觀察一長段時間內，信號之間的時序關係，應使用時序模式，通常是以波形來顯示。如果想要如同待測系統所看到的一樣，依照一連串的事件來監測系統的功能運作情形，則應選擇狀態模式，通常是以列表的方式來顯示。

頻道數－需要觀察的信號有多少

一般而言，想要觀察的信號數目就等於需要的邏輯分析儀頻道數。如果是在狀態模式下進行取樣，需要考量時脈信號的頻道數。可能也需要預留額外的頻道，以便探量起初沒有預料到的信號。在某些情況下，還需要額外的頻道來使用較高狀態速度模式。

臨界值

當確認邏輯分析儀和探棒能支援待測標的的信號位準（單端式和差動式信號），系統中的信號超越臨界值時，邏輯分析儀的反應就跟邏輯電路一樣，會辨認信號是低或高位準，因此，指定一個符合待測標的所使用之電壓的臨界電壓是非常重要的。指定的臨界電壓不正確會造成資料不正確，所以，務必要確認所選用的邏輯分析儀和探棒能支援待測標的的信號位準（不論是單端式或差動式信號）。

時序模式

選擇取樣率為匯流排資料速率4到10倍的時序分析儀，在時序模式下，會使用邏輯分析儀內部的時脈，透過與標的系統不同步的方式，將資料取樣到邏輯分析儀的記憶體中。時序取樣率愈快，量測解析度就愈高。時序速度高一些是有好處的，因為它可以讓您更精確地量測出信號之間的時序關係。時序模式有時又稱為深度記憶體時序，因為會使用到邏輯分析儀所有的記憶體。

狀態模式

選擇最高狀態速度至少與匯流排資料速率一樣高的狀態分析儀，在狀態模式下，會使用待測系統中的信號做為邏輯分析儀的時脈，將標的系統的信號取樣到邏輯分析儀的記憶體中，該信號就稱為外部時脈。相對於用來將資料取樣到邏輯分析儀中的信號，所取樣的資料必須夠穩定，因為時脈事件之間所發生的事情不重要，只有系統在時脈信號變動時的狀態才重要。所以，尋找的工具必須要能讓更容易進行準確的狀態擷取。

記憶體深度－需要觀察的時間長度乘以時序或狀態取樣率

邏輯分析儀的記憶體深度決定了擷取時，可以觀察多長的系統運作時間。選擇記憶體深度時，可以將需要觀察的時間長度乘以時序或狀態取樣率，即可得知需要的記憶體深度。當症狀與根本原因的時間相隔很遠，或當需要觀察導致不明當機的所有事件時，記憶體容量愈大，愈能提高找到出沒不定之難纏問題的機率。

有效率地使用擷取記憶體還可以進行更長時間的觀察。諸如進階觸發與儲存條件限定等功能可以讓指定記憶體中要儲存的內容，防止記憶體被不想監測的信號活動（如wait loop等待迴圈）所佔滿。

觸發

找不到問題所在就無法加以解決，邏輯分析儀的觸發功能可以指定想要觀察的一連串事件、當出現這些事件時希望邏輯分析儀採取的行動、以及擷取記憶體中應該儲存的內容。判斷觸發功能強大與否的依據包括：所能提供的序列階層（sequence level）數、每一階層能提供的資源、以及分析儀可以從一個序列階層移到下一個階層的速度。今日的邏輯分析儀大部分都能提供非常先進的觸發功能，但如果無法依照系統的運作方式，輕易地迅速完成正確的設定，那麼再強大的觸發功能也無用。

觸發功能：

簡易觸發，看待標的信號的方式來定義觸發事件，可以使用諸如上升緣、下降緣、位準、突波或碼型等標準的事件，也可以在一個或多個匯流排或信號的動作基礎上，指定觸發事件，只要選擇適用該信號的碼型、信號緣或位準就行了。

快速觸發，在目前顯示出來的信號軌跡上看到非預期中的異常現象，只要在該可疑事件周圍拉出一個方框，然後選擇Set Quick Trigger功能，即可觀察該事件會不會再出現，完全不用花時間來定義觸發條件，分析儀可以自動代勞。

進階觸發，透過這項功能，您可以針對所遇到的特殊狀況，自行設定所需的觸發條件。您可以將觸發功能當成一個個單獨的觸發事件來使用，或是做為建構複雜觸發條件的基本區塊使用。每一個觸發功能都以圖形化的小圖像來表示，只要將小圖像拖拉到觸發序列中再放開就可以了。將空白處填入所需的數值，或從下拉式選單中選用標準的選項，即可完整地定義出軌跡事件的觸發條件。

若想跨越系統的功能以及所能設定的參數界限追查出問題所在，需要結合邏輯分析與示波器量測能力。View Scope可將示波器的波形密切地整合在邏輯分析儀的波形顯示幕上顯示，以便於檢視和分析。其連接方式很簡單使用LAN進行資料傳輸，而兩個BNC接頭則可以用來進行交互觸發。時間相互關聯的追蹤標記（tracking marker）和電壓標記可以讓迅速驗證信號完整性和不同量測域之間的時序關係。您也可以將取樣時脈相互同步，

運用碼型產生器可以在系統設計完成之前，開始進行測試。可以自訂想要系統接收的激發信號，也可以模擬尚未完成的部份或加入錯誤以觀察系統的反應。整合的碼型產生器可以降低您開發專案的風險，讓您在各種不同的測試條件下驗證系統的運作。

分析擷取到的資料最有效率的方式

設計團隊相繼採用更大型和更快速FPGA來區別他們的產品、求取更大的設計彈性、降低開發的風險、以及允許現場升級（field upgrade）。

在接腳數減少、節省成本、以及提高效能的需求驅使下，序列匯流排的使用已愈來愈普遍。隨著技術趨於成熟，序列匯流排（如PCI Express）也開始受到嵌入式系統的採用。促成嵌入式設計中採用序列匯流排的主要因素之一是FPGA需要能支援PCI Express。

雖然序列連結迅速變得相當普及，但還是有很多並列匯流排的速度持續提升，產生設計上的挑戰，這些匯流排包括DDR2和3、FBD1和2、以及高速A to D和D to A轉換器等使用的匯流排。

在增加頻寬、降低成本、以及提供設計的彈性等需求的驅使下，類比RF信號已逐漸轉為數位信號。

信號準確又可靠地擷取下來以後，接下來最重要的就是要能迅速執行深入的分析。設計團隊經常需要花很多時間將與系統有關的低階量測資料變成容易解讀的深入資訊，在某些情況下，還需要自行撰寫應用軟體來執行這些工作。當評估邏輯分析儀時，務必要尋找能協助有效率地擷取和分析資料的工具。

生產力的最佳化

工具應該要能節省時間，無論是單獨一人在工作檯上工作，或是與分散在世界各地的團隊成員一起合作，測試設備都要能輕易地整合到除錯環境中使用，而且要容易使用。不幸的是，沒有任何規格資料有規範易用性這項規格，如果很難讓弄清楚要如何進行量測，那麼紙上看起來再漂亮的規格也無用。

易用性包含兩項：學習使用的時間以及重新學習的時間。評估邏輯分析儀時，最好的測試方法就是實際去評定通常需要擷取的幾個事件，計算在所評估的每一部邏輯分析儀上，執行這些量測需要花多久的時間。

預算的考量

達到最佳的投資效益？

為設計團隊選購合適的邏輯分析儀時，預算因素扮演了相當重要的角色。然而，如果您選擇邏輯分析儀時，單從價位來考量，可能無法取得應用需要的性能。因此，應該反過來，尋找可提供配置彈性和升級選項的設備，才能一方面滿足目前的性能需求，又能在日後隨著您的需求轉變而升級。

財務減壓的選擇方案

有些廠商提供一些財務減壓的選擇方案，可以協助設計團隊取得所需的量測性能。如果已經有邏輯分析儀了，可以用舊換新的方式，將它折算成抵用額來購買最新的邏輯分析儀。租用的方式可解決短期的需求，不需增加大筆的資金支出，而租賃或購買二手設備也是另一種可行的選擇。

結語

依據待測標的檢視過每一項考量因素後，相信應該很有概念，瞭解什麼樣的邏輯分析儀能力可以解決的量測需求。如果仍然不確定，或許可以與其他邏輯分析儀使用者交換意見，或洽詢製造商的技術支援人員。（作者為安捷倫市場開發專案經理）

《圖一 邏輯分析儀》 - BigPic:599x478