數位世界嵌入式系統比以往複雜得多。隨著使用速度更快，功率更低的裝置搭配更強大的邏輯功能，使得這些系統的訊號完整性問題愈來愈重要。強大和快速的技術也可能增加產生訊號完整性的問題。在進行除錯與驗證時，大部分的數位故障的根源，都來自訊號完整性問題。在理想世界中，所有訊號都不會受損。類比訊號會有不含抖動的乾淨上升與下降訊號，而數位訊號會有乾淨、快速轉態、穩定、有效邏輯準位、準確時間配置的訊號。不過，隨著資料速度的提高，要符合這種理想狀態，也變得更加困難。

訊號完整性問題

在快速時脈頻率與快速邊緣速率下，所有設計細節都變得重要。眾多的變數，都會影響到訊號完整性：訊號路徑設計、電路板疊構、傳輸線的效應與配電。這所有的變數，無可避免地造成了訊號完整性問題，必須在實驗室中進行除錯。

數位訊號問題

這些問題實際發生時，很可能會變成數位領域中的問題，也就是匯流排或裝置輸出上的二進位訊號，將擁有錯誤的值。錯誤可能會出現在邏輯分析儀上的波形或時序檢視中，或出現於狀態或甚至協定層。數位領域中的問題通常與時序有關。匯流排衝突、設定與違反時間保持、亞穩態，以及競態，都是數位領域中可能出現的問題。每項問題都可能造成匯流排或裝置輸出上的不穩定訊號行為。

類比訊號問題

類比領域中的問題，例如低振幅訊號、慢或快轉態時間、突波、串音與雜訊，其根源通常來自電路板或訊號終端設計。不令人意外地，數位與類比訊號完整性問題之間，有著高度的互動性與相依性。例如，輸入的緩慢上升時間會造成輸出脈波延遲，進而造成數位環境中的匯流排衝突。

我們將摘要將討論如何使用常見的邏輯分析儀特色與功能，來解決這些時序相關問題，並迅速找出設計問題的根源。

《圖一　嵌入式系統設計上不同探測點的範例》

建立良好的探測點和探棒

在整個設計中擁有良好的探測點，是成功排除問題的關鍵。若能理想地存取訊號，就能夠從不同地方建立訊號時序關聯、檢視匯流排上的流量，並分析硬體與軟體介面。探測是取得訊號的關鍵，而訊號存取是找出問題根源的第一步。

一旦決定測試點，下一步就是決定要使用的探棒。基本規則是所有探棒都需要能夠將訊號，從電路板精確地傳送到擷取的系統輸入。邏輯分析儀的探測機制，在協助找出系統中的許多問題時，扮演了關鍵性的角色。在大部分的嵌入式系統中，專屬的測試點通常是使用邏輯分析儀量測訊號時，最為實用的方法，特別是如果試著擷取大量訊號，例如32位元位址/資料匯流排。

使用電路板上的方形接腳頭

一個選項是使用電路板上的方形接腳頭，以及通用的浮動引線組型邏輯分析儀探棒。這的確提供了一種方式，將邏輯分析儀連接到系統，但有其問題存在。最重要的，由於方形接腳頭的負載增加，因此效能將低於其他探測選項。只要連接探棒，一定會出現這種負載，即使未連接邏輯分析儀，也將會影響到電路板的效能。

《圖二　D-Max無接頭邏輯分析儀探棒》

將Mictor接頭裝在電路板上

另一項選擇是將Mictor接頭裝在電路板上。這些小巧高密度的接頭，提供了一個便利的邏輯分析儀接點。這些接頭為大批訊號提供快速的正極連接，但仍會影響到高速訊號的運作。探測技術等更高密度的選項已出現，提供傳統Mictor探棒外的替代選擇。這些探棒不需電路板上的接頭，而是可直接對應到電路板上的焊點，並使用小型固定柱加以固定。這些探棒消除了引線電感，並將電容負載減少到約0.5 pF。探棒提供單端與差動版本，這些類型的探棒，提供了最高效能與最高密度。

選擇最低總電容的探棒

除了實際的連接外，由於高總電容的探棒，會改變系統的效能並造成（或隱藏）時序問題，因此考慮到探棒的效能，是非常重要的。在高速系統中，過度的探棒電容，可能會讓待測系統無法運作！選擇具備最低可能總電容的探棒，永遠是最重要的。總電容是探棒對待測系統產生的電容，是寄生探棒頭電容與衰減器電容的總和。

《圖三　邏輯分析儀探棒的阻抗，會影響訊號上升時間及量測到的時序關係》

探棒電容的影響

探棒電容容易造成訊號轉態邊緣「下滑現象」（roll off），如圖三所示。這種下滑現象會使邊緣轉態產生如圖三所示時間量為「tΔ」的變慢狀況。這有何重要性？因為較慢的邊緣會在稍後超出電路的邏輯臨界值，造成待測系統中的時序錯誤。隨著時脈速率增加，這項問題會變得更加嚴重。更高的探棒電容會使待測系統的時序失真，讓奈秒與次奈秒級邊緣對邊緣量測的準確度，變得非常令人質疑。

邏輯分析儀效能項目與考量

邏輯分析儀的效能與功能，在決定找出問題根源的時間上，扮演關鍵角色。為瞭解如何選擇符合需求的邏輯分析儀，必須先瞭解邏輯分析儀的功用。

邏輯分析儀的取樣率要高、解析度要強

邏輯分析儀最基本的任務，就是依據擷取到的資料製作時序圖。若待測系統正確運作，且擷取功能的設定適當，邏輯分析儀的時序顯示，會和設計模擬器或資料手冊的時序圖完全相同。但是這必須視邏輯分析儀的解析度而定，實際上就是其取樣率。時序擷取是非同步的，也就是說，取樣時脈相對於輸入訊號為自由執行。取樣率越高，取樣就越可能準確偵測到事件（如突波）的時序。此外為了分析更快的訊號，邏輯分析儀通常提供更高解析度的擷取模式，可累積觸發點周圍的其他取樣。

《圖四　邏輯分析儀架構範例（使用兩個不同的取樣器）》

取樣器架構

對於任何邏輯分析儀或任何量測儀器，量測人員需要考量儀器規格以外的因素。重要的是考慮到，所有的功能與效能特性如何協同運作，提高儀器的整體效能。對於邏輯分析儀，重要的是瞭解更高解析度取樣器與標準取樣模式間的關係。在邏輯分析儀中建置這兩種取樣器的方式，將會對所顯示資料的準確度造成重大影響。

今日的邏輯分析儀使用兩種常見的架構。第一種方式使用兩部不同的取樣器，如圖四所示，一部用於高解析度擷取，一部用於標準擷取模式。由於這個方式使用兩種不同的時基，很自然地就會造成資料間更大的不確定性，因為這兩種不同的時基之間將會出現偏移。若兩個不同資料集之間出現偏移，由於固有的不確定性，在不同資料集上的通道間進行準確的時序量測，會變得困難。

《圖五　使用單一高解析度取樣器的邏輯分析儀架構範例》

另一種方式為使用者提供更為整合的資料集，可使用單一高解析度取樣器，擷取所有時間、所有通道上的資料，如圖五所示。這項技術可確保高解析度資料集與標準解析度深度記憶體資料集，都有直接的關聯。

找出觸發問題關鍵

觸發彈性是快速有效率地偵測看不見的問題的關鍵。在邏輯分析儀中，觸發就是設定條件，一旦條件符合，即捕捉擷取並顯示結果。擷取停止代表條件曾經發生過（除非量測人員指定逾時例外）。

《圖六　TLA系列邏輯分析儀上可用的拖放式功能表範例》

邏輯分析儀，拖放觸發簡化了觸發設定，這些觸發讓使用者無需為尋常的時序問題，設計複雜的觸發配置。如先前簡要說明的應用範例所示。邏輯分析儀除了可進行突波和設定／保持觸發器以外，還提供多重觸發狀態、字元辨識器、邊緣／轉態辨識器、範圍辨識器、計時器／計數器，以及快照辨識器。

何謂突波？

如果裝置故障，開始進行疑難排除的一個好方法是檢查突波。突波是極窄的脈波，系統可能會或可能不會解讀為邏輯變化。大部分的問題，將會在一個以上的訊號中顯示為突波。突波對系統運作的影響無法預測，這可以是各種廣泛裝置故障（包括競態、終端錯誤、驅動程式錯誤、時序違反與串音）的第一個跡象。

《圖七　數位螢光示波器（DPO）將擷取捉摸不定突波與其他罕見事件的機率提升到最大》

找出突波

由於突波造成問題經常是間歇性的，因此可能難以解決。一個好方法是結合典型的由上而下疑難排除技術，以及測試儀器的特定優點。從大處開始著眼，由宏觀的角度來檢視裝置的運作，然後開始集中於特定問題。

4個通道以下利用數位螢光示波器（DPO）

需要同時調查4個以下的通道時，最強大而使用簡易的突波搜尋工具是數位螢光示波器（DPO）。數位螢光示波器使用三維度的訊號資訊（振幅、時間與隨時間變化的振幅分布），即時顯示、儲存與分析複雜的訊號，提供無可比擬的訊號行為深入解析。具備每秒最多30萬波形的連續波形擷取率。數位螢光示波器可擷取捉摸不定的訊號突波與間歇性事件，最適合用於數位除錯。數位螢光示波器的使用也極為容易，可立即而即時地以視覺化的方式，概要檢視訊號的實際狀態。接著即可使用示波器的觸發功能，進一步對問題進行特性分析。

《圖八　示波器觸發功能選擇，可快速擷取不同類型的訊號》

4個通道以上使用邏輯分析儀

如果需要對超過4個通道搜尋突波，邏輯分析儀可對數百個訊號寬的匯流排，進行突波的觸發。邏輯分析儀會檢查所有訊號是否有突波。匯流排時序圖上的紅柱，表示需要進一步分析的突波位置。接著即可使用示波器，顯示突波的類比形式，協助進一步的問題特性分析。使用邏輯分析儀上的量測功能，可將邏輯分析儀和示波器結合為單一系統，並逐漸地「放大」問題。使用由上而下的方法，並逐步進行除錯程序，找出突波並排除問題，是解決問題最快速簡單的方法。在下列4個步驟中，將使用這項程序來找出2個不同的突波以及可能的來源。

《圖九　範例樣本。控制匯流排與位址匯流排顯示紅色突波旗標》

步驟1：檢驗匯流排

第一步是專注於正常運作的部分，並全域尋找故障。邏輯分析儀的匯流排時序波形，將會標示出所有發生的突波。若要尋找突波等間歇性的效應，必須使用具長記錄長度的邏輯分析儀。

邏輯分析儀的匯流排時序波形，可一次檢驗匯流排的所有訊號線。如果邏輯匯流排在任何線路上偵測到突波，將會標示該匯流排和時間位置。在圖九中，最上方的波形為樣本，顯示以邏輯分析儀最高達2 GHz（500 ps）的深度時序取樣速率，所取得的範例樣本。下兩條線為匯流排波形──4位元的控制匯流排與8位元的位址匯流排。同時出現在兩條匯流排波形上的紅色突波旗標，顯示這些位置的取樣點間有一次以上的轉態。

《圖十　擴展的4位元控制匯流排與8位元位址匯流排，顯示個別訊號上的紅色突波旗標》

步驟2：檢驗訊號線

下一步是專注於問題所在之處。邏輯分析儀的時序訊號波形，可顯示個別的匯流排線路和發生突波之處的旗標。在圖十中，邏輯分析儀已將控制匯流排擴展為4個個別訊號，並將位址匯流排擴展為8個個別訊號。圖九中匯流排波形上的紅色突波旗標，現在顯示為訊號線控制（3）與控制（0）上的突波旗標，以及位址（0）訊號線上的兩個突波。

《圖十一　控制（3）的MagnuiVu波形顯示突波》

步驟3：深入檢視

為詳細地檢驗故障，我們使用高解析度時序檢視，這將顯示這些故障與其他事件或故障的關聯。除了深度時序外，具備高解析度時序功能也很重要，可使用深度時序功能同時執行。以高解析度顯示所有通道，就像有兩部邏輯分析儀一起運作：一部深度時序邏輯分析儀和一部高解析度時序邏輯分析儀，兩部都使用同樣的探棒。

在本範例中，似乎可能有兩項不同的問題造成突波。為了進一步檢驗控制（3）訊號線路，顯示了控制（3）訊號的MagniVu軌跡。圖十一顯示，由於較高的解析度，波形顯示突波只出現在數位脈波的結尾，而非脈波開頭和脈波中間。這是故障原因的重要線索。

《圖十二　控制（0）與位址（0）線路，其軌跡顯示串音造成的突波》

使用高解析度時序，可檢驗其他兩條標記的線路，控制（0）與位址（0）。圖十二顯示，由於波形正以高出許多的解析度20 ps檢驗訊號，因此能夠察知兩條線路中較窄的突波。請注意，在兩條訊號線路上，突波與脈波同時發生。這常表示兩個訊號間的串音。為確定起見，必須對訊號進行不同類型的深入檢視。步驟4將會對此有更多的說明。

《圖十三　示波器軌跡以類比方式呈現控制（3）訊號》

步驟4：檢驗類比波形

為找到真正的突波形狀，會使用示波器與邏輯分析儀，從類比與數位角度進行比較。經過最佳化的邏輯分析儀，具備選購的類比多工器，可讓單一邏輯分析儀探棒產生的訊號，同時驅動邏輯分析儀與示波器。這可省去使用示波器探棒的需要，進而減少探測負載對訊號的影響。

接上示波器與邏輯分析儀後，便可準備擷取訊號，兩部儀器的同步化將是關鍵。邏輯分析儀內的的功能可讓邏輯分析儀以擷取到突波的確切時點，觸發示波器。利用此量測功能，邏輯分析儀也可建立資料的時間關聯，並在邏輯分析儀的顯示畫面上，同時顯示類比與數位波形。檢視訊號線路控制（3），圖十三顯示突波的類比畫面。

同時考量到兩種領域，脈波的上升與下降邊緣明顯地同時因某種因素而失真。上升邊緣降的不夠低，無法觸發邏輯轉態，因此未成為突波。但下降邊緣跳得夠高，超過了邏輯臨界值，有時會成為邏輯轉態。雖然匯流排時脈不是特別快，電路使用的LVPECL邏輯系列仍會產生快速邊緣。脈波邊緣上的彈跳，顯示了電路板上的終端問題，快速邊緣更高的敏感度，更惡化了這個問題。

《圖十四　使用iView量測功能顯示控制（0）與位址（0）間的串音》

測試先前對控制（0）和位址（0）上的串音假設，圖十四顯示，訊號的每個上升邊緣，都在另一個邊緣上有對應的正電壓脈衝。這使控制（0）與位址（0）間的串音變得明顯。封裝內的鄰近軌路或接腳上，很容易產生串音。和低頻訊號相較，高頻訊號與時脈邊緣更容易受到串音影響，這意味著，即使是在較低頻率都持續順利運作的設計做法，在更高的頻率下也可能造成故障。雖然這兩個範例中的匯流排很窄，邏輯分析儀的突波觸發功能，可用在擁有數百個訊號的匯流排上。邏輯分析儀會檢查所有訊號線路是否有突波。若儀器標示了突波，量測人員可使用先前說明的功能縮小問題範圍，直到找出突波的來源。

《圖十五　變更時脈模式》

《圖十六　選擇「設定與保持」觸發選項》

《圖十七　指定設定與保持時間》

尋找設定與違反時間保持

設定與保持相容性是數位系統中，最重要的時序參數之一。傳統的方式是使用兩個示波器通道逐一探測時脈與資料線路，驗證設定與保持時序。電路上若有著眾多的訊號軌跡運行，這項動作將變得繁複費時。不過，邏輯分析儀可以掃描整個系統匯流排，自動觸發與顯示設定及違反時間保持。只有設定與保持觸發功能，可讓量測人員決定性地擷取單次設定與保持時間違反，這是使用其他觸發模式一定會錯過的。當同步資料訊號無法符合設定與保持規格時，這種觸發模式讓擷取特定訊號品質與時序細節變得容易。

為了簡化程序，應在設計階段建立測試點，這將可讓邏輯分析儀的探棒輕易存取時脈與目標訊號。邏輯分析儀能夠同時記錄時序模式與狀態模式系統訊號的時間，將是這項工作的關鍵。狀態模式可讓邏輯分析儀觸發設定與違反時間保持，高解析度時序模式則可讓使用者量測違反。下列範例使用邏輯分析儀，驗證設定與保持相容性。

步驟1：選擇邏輯分析儀的時脈模式

第一步是選擇邏輯分析儀的時脈模式。在此處將使用同步模式。

效能邏輯分析儀使用兩種方式來記錄目標訊號的時間：非同步模式與同步模式。在非同步模式中（也稱為時序模式），邏輯分析儀會使用內部時脈，定期取樣待測系統的訊號。使用者可調整取樣率來改變時序解析度。

在同步模式中（也稱為狀態模式），邏輯分析儀會根據外部時脈（通常與裝置訊號同步），對擷取到的訊號進行取樣。在此模式中，邏輯分析儀使用者只能看到有效的波形狀態。若要擷取設定與保持違反，必須比較時脈與目標訊號間的波形邊緣時序關係。因此，必須使用同步模式來擷取設定與違反時間保持。

步驟2：設定觸發

下一步是將「設定與保持」觸發選項，拖放到目標匯流排上，並定義匯流排設定與保持規格，可參見圖十六與十七。在本範例中，資料匯流排的規格為1 ns設定時間與500 ps保持時間。

《圖十八　自動量測找出違反計數與速率》

《圖十九　紅色旗標代表違反》

步驟3：擷取設定與違反時間保持

在定義觸發條件後，只要按下執行按鈕，即可開始新的擷取動作。邏輯分析儀會自動檢驗符合時脈邊緣的數千個作用中波形邊緣。一旦邏輯分析儀找出設定與違反時間保持，就會進行觸發，並在畫面上放置紅色旗標，顯示違反區塊，如圖十九所示。

這項程序可讓量測人員快速找出問題區塊。也可以使用邏輯分析儀的自動量測功能，判定系統匯流排中的違反數目，如圖十八所示。

《圖二十　MagniVu提供量測功能與違反線索》

步驟4：量測設定與違反時間保持

找出設定與違反時間保持後，下一步便是蒐集更多詳細資訊，並進行必要的量測。具備高解析度擷取功能的邏輯分析儀，在這方面極為有用，還能從同一次探棒擷取，同時擷取時序模式與狀態模式訊號。MagniVu波形可用來量測時脈邊緣與訊號邊緣間的時間差，以取得其他的問題相關線索，如圖二十所示。這些線索有助於解決更清楚瞭解違反的根源與問題。

所有的同步數位電路都具備設定與違反的要求。確認設定與保持相容性應該是量測人員常做的疑難排除工作。邏輯分析儀的拖放觸發功能，讓這項測試設定變得容易。類似於邏輯分析儀，如果已經將問題縮小到設計的特定區塊／通道，即可使用擁有設定與保持觸發功能的示波器，對任兩個輸入通道上出現的時脈與資料間，所出現的設定時間與保持時間違反，同時進行觸發。使用示波器也可更進一步地解析訊號的實際形狀，如前述範例所示。

《圖二十一　邏輯分析儀提供廣大的零延遲時間違反觸發範圍》

《圖二十二　極為有用的最小脈衝寬度違反觸發設定》

時序錯誤：邊緣或事件間隔時間

邏輯分析儀若具備內建計時器，可由邏輯分析儀的觸發狀態機器測試，即可進行範圍廣大的時序違反觸發設定。可測試的計時器能讓您針對脈衝寬度違反（太窄或太寬），或是在任何兩個事件違反量測人員的時序參數時進行觸發。電路的速度變得更快，盡可能加快觸發計時器的速度就變得很重要。

觸發計時器有時會在開始啟動和可以接受檢查的時刻之間，出現延遲狀態。例如，脈衝的上升邊緣到啟動計時器的時間。察覺到下降邊緣時，計時器將會停止，然後驗證經過的時間，是否高於或低於比較測試設定的目標值。計時器延遲將會決定比較中可以測試的最小時間值。若計時器有60 ns的延遲，就無法用來尋找任何寬度小於60ns的錯誤。量測人員無法在寬度窄於60ns的脈衝上進行觸發，在資料確認的速度太快（小於60ns）以致於無法被傳輸電路看見時進行觸發，以及在任何速度快於60ns的最小時間違反上進行觸發。

結論

時序問題是許多嵌入式設計中常發生的事，而為這些問題進行疑難排除可說是一件耗時的工作。適合的邏輯分析儀將可簡化與加快這項過程。

若只檢視規格，許多邏輯分析儀似乎擁有類似的效能。為確保所使用的邏輯分析儀，能夠準確地擷取訊號並快速找出問題，必須檢視除了規格以外的條件，考量到邏輯分析儀的架構與功能。總電容低的探棒，在擷取訊號時，對訊號品質最不會造成影響。單一取樣架構將可確保準確的資料擷取。突波擷取與顯示，以及設定與違反時間保持觸發等功能，將可大幅縮短找出時序錯誤所需的時間。

具備最高達512 Mb的深度記憶體，以及搭配高解析度時序功能的20 ps時序解析度，加上突波擷取與顯示和類比多工等強大功能，邏輯分析儀可提供量測人員所需的效能與工具，在今日的快速設計上找出捉摸不定的時序問題。

《圖二十三　內建的類比多工器，可讓示波器與邏輯分析儀共用同一支邏輯分析儀探棒，提供同步狀態、時序與類比分析》

（本文由美商太克Tektronix提供）