DFM（Design For Manufacturing）市場前景看好的趨勢下，EDA的商機也日益蓬勃，在DFM市場中，消費性IC與上市時程（time-to-market）及單位成本（unit cost）有最直接的相關性。Synopsys為提供EDA工具的廠商，此次推出新一代的IC Compiler，為消費性IC設計提供便利的解決方案。

《圖一　Synopsys全球策略發展副總裁Kevin Maguire》

EDA是IC設計產業中相當重要的一環，屬於IC後段設計，以前的IC設計可分為前段與後段（from-and & back-end），現在則可以分為三部份，語言描述、邏輯合成與線路呈現。而EDA的功能在於協助合成後的線路呈現與驗證，關係著產品設計的良率（Yield），良率佳，成本自然就降低。

Synopsys IC Compiler最早開始在2005年上市，經過一年多來的不斷改進與修正，最新的IC Compiler融入了該公司design planner「JupiterXT」的技術，能夠延伸至整個平面規劃的流程（place and route）。並且在設計收斂（design closure）過程中提供signoff-driven，所謂的signoff-driven就是前端處理，後端確認的方式，類似銀行作業的形式。另外，還對使用多閾值電壓的低耗電化以及使用MT-CMOS功率門控的泄漏電流管理功能改進。並且通過更新電路庫標準－Liberty，提高了MT-CMOS功率門控的建模功能。對於DFM而言，則新增了可在設計過程中對良率進行預估的功能，例如，時序驅動型佈線展寬、金屬填充、冗餘過孔的插入等功能。

Synopsys的全球策略發展副總裁Kevin Maguire指出，目前市面上，平面規劃流程的應用工具，由於在佈局（placement）、時脈樹（clock tree）及繞線（routing）等方面無法提供連貫的處理程序，所以整體效能不是很好，而IC Compiler具有的優點是實體合成（Extended Physical Synthesis；XPS）技術，突破上述技術瓶頸，在所有平面規劃流程的各個不同程序中，都可以進行physic synthesis。同時，IC Compiler具備以TCL-based為基礎的完整架構，可以讓客戶自行進行創新的設計。

Synopsys對於市場進行評估，認為消費性電子的主打族群為時下年輕人，E世代對電子產品的要求是麻雀雖小，五臟俱全，而且又可以攜帶一整天不需充電。而IC Compiler所能提供消費性電子IC設計的幫助在於對電源的規劃，以及良率的提高，並協助設計者縮短產品開發時程，對消費性IC設計產品來說，單位成本與上市時程是設計能否成功的關鍵。而EDA是設計的夥伴角色，目的在於使設計如預期的想像。Kevin Maguire幽默的表示，Synopsys總是致力於降低設計者對IC製程後的驚訝程度。

在全球化（globalization）的浪潮中，Synopsys於民國80年於台灣成立分公司，在地深耕了十五年。其值得一提之處在於Synopsys響應了政府推動的矽島計畫，在台灣成立研發中心以發展EDA工具，培育台灣的EDA研發人才，並與工研院系統晶片技術中心（STC）簽訂90奈米晶片研發合作備忘錄，開發新一代製程技術，強化在台灣IC設計的佈局，落實了全球在地化（globalocalization），運用全球的核心技術來結合在地人才，提升台灣在國際半導體市場的競爭能力。