帳號:
密碼:
最新動態
產業快訊
CTIMES / 文章 /
高畫質世界的時脈挑戰(下)
系統應用觀點

【作者: John Johnson、Jim Catt】   2007年12月04日 星期二

瀏覽人次:【4398】

要了解相位雜訊對取樣時脈的影響,可重新檢視取樣操作的數學。輸入訊號,x(t)與一串完美的脈衝相乘表示理想的取樣操作。此流程產生一個取樣數值的串流,y(nT),如(公式一)所示。



《公式一》
《公式一》

在數學運算裡,時域上的相乘與頻域上的卷積為一體兩面。然而,時域上理想的脈衝串可轉換為頻域上的脈衝串。頻譜上的訊號進行卷積會造成相似的週期性數位訊號頻譜。


實際上,取樣波形既非完美的脈衝,在時間上也不穩定。比較實際的做法是在某個非常短的時間窗內,將最後的取樣電壓當作輸入訊號進行加權平均。然而,由於關心時脈抖動的影響,因此將繼續使用脈衝作為取樣波形,但包含了抖動項。如果時脈抖動的效應有列入考慮,則脈衝函數的衰減項中會包含隨機成分τj。一般而言,τj會以具有平均值為零與標準差為σj的高斯(Gaussian)隨機過程來建立模型。取樣的訊號現在變為(公式二)。
...
...

使用者別 新聞閱讀限制 文章閱讀限制 出版品優惠
一般使用者 10則/每30天 0則/每30天 付費下載
VIP會員 無限制 25則/每30天 付費下載

相關文章
淺談Σ-Δ ADC原理:實現高精度數位類比轉換
Σ-Δ ADC類比前端抗混疊設計要點
優化MCU SPI驅動程式實現高ADC吞吐率
利用類神經網路進行ADC錯誤的後校正
使用可靠的隔離式ADC有效控制三相感應馬達
相關討論
  相關新聞
» SEMI:2025年全球晶圓廠設備投資破千億 晶背供電、2nm技術可望量產
» VLSI TSA研討會4月將登場 聚焦高效能運算、矽光子、量子計算
» 半導體先進封裝需求成長驅動 大型玻璃基板專用檢測設備問世
» 半導產業AI化浪潮興起 上中下游企業差距擴大
» 日本SEMICON JAPAN登場 台日專家跨國分享半導體與AI應用


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2025 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.1.HK94A1EO7ZESTACUKF
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw