本系列文章的第一部分涵蓋了抖動（jitter）的基本觀念，包括與ADC時脈相關的抖動，以及取樣訊號對抖動的影響，推導出由抖動所造成的SNR基礎表示式。接著，討論了不同的類型的抖動與其來源，以及取樣-時脈相位雜訊與抖動間的關係。總結前文，其以圖表描述時序裝置的功能性方塊及可達成特定應用所需效能的可調整參數。

本文第二部分將著重於設計的系統層次，一開始將檢視特定的從多模組、單頻道架構到單模組架構的通訊系統等問題。單模組架構藉由取樣在高中頻的寬頻、多頻道訊號，將多頻道處理轉移數位領域，這些架構通常使用亞奈取樣（sub-Nyquist sampling）。接下來會討論ADC效能演進的含意，並且回顧在亞奈取樣下取樣時脈相位雜訊的影響。最後闡述如何分析與此時脈抖動相關的多重、無相關的雜訊源對整體SNR的影響，並且舉例描述針對不同的ADC解析度要求不同的抖動。

《圖一　多模組架構》

多媒體領域發展趨勢
...
...