此次訪談，比利時微電子研究中心（imec）邏輯晶片技術研發副經理Julien Ryckaert解釋，為何開發中的新興技術需要採取系統導向的設計思維。內容說明系統技術協同優化（STCO）如何輔助設計技術協同優化（DTCO）來面對這些設計需求。

2000年以加入比利時微電子研究中心（imec）的Julien Ryckaert，擅長射頻收發器、超低功耗電路技術及類比數位轉換器的設計。2013年起，他開始監管imec針對先進CMOS技術節點而開發的設計技術協同優化（DTCO）平台。2018年受任為研究計畫主持人，聚焦3奈米以下的微縮技術與CMOS元件的3D微縮擴充方法。目前他擔任邏輯晶片技術研發副經理，負責研究運算升級技術。

開發未來晶片技術的最大挑戰

Julien Ryckaert表示，整個半導體產業正在經歷一大轉變。過去十幾年來，受到摩爾定律與Dennard縮放定律所啟發的尺寸微縮策略顯然不再能作為預測未來CMOS技術節點的指標。

這包含多個因素，稱之為微縮障壁（scaling walls）。不僅是CMOS元件特徵尺寸的微縮難度攀高，成本高昂，業界在開發複雜的晶片系統時，也面臨了功耗與效能方面的嚴峻挑戰。

從技術層面來看，藉由設計技術協同優化（DTCO）的輔助，新型元件架構與微縮技術還能在未來幾個CMOS節點上維持某種程度的尺寸微縮。但這些終究會到盡頭，或至少無法滿足未來應用的系統微縮需求。

就架構層面而言，應對這些微縮障壁的解決辦法，就是在系統單晶片（SoC）或小晶片（chiplet）上導入複雜的記憶體階層、多核與多執行緒處理器，以及專用加速器（xPU）。

我們目前所面對的問題是先前提出的創新方案多半沒有經過從系統、架構到技術的優化循環。

目前所面對的問題是先前提出的創新方案多半沒有經過從系統、架構到技術的優化循環。未來的最大挑戰將是提出適切的技術要件，藉此突破系統微縮的主要瓶頸。同時也要探索一些技術阻礙如何用來實現新興的運算方法。這就是系統技術協同優化（STCO）架構的目標。

圖一 : 比利時微電子研究中心（imec）邏輯晶片技術研發副經理Julien Ryckaert

如何協助應對未來挑戰？

Julien Ryckaert指出，比利時微電子研究中心（imec）恰巧處於晶片生態系統的技術端，這也是imec幾十年來受到關注並產生差異化的原因。然而，我們需要引領未來的技術動態，所以必須為技術發展藍圖擴展系統微縮方面的挑戰。

這個改變基本上代表著必須踏出傳統「通用型」技術的開發思維，並採納根據特定應用需求來開發解決方案的做法，例如人工智慧（AI）、高效能運算、擴增實境（AR）或虛擬實境（VR）。

一套最佳的系統運作也會是在多項技術之間進行微妙優化的結果，例如極端的 CMOS元件微縮、先進3D封裝、新興記憶體元件，甚至是矽光子。到目前為止，這些不同的技術研究項目一直是分開進行，各自採用DTCO進行研究與規劃發展藍圖。

為了準備邁向由晶片系統驅動的微縮策略，imec重新組織了核心計畫，並把所有DTCO相關的研究活動整合到同一個計畫，該計畫將在所有的核心技術研究計畫中，鑽研從技術到電路的優化技術。針對這項DTCO研究計畫，已經輔以一項STCO研究計畫，藉此將能確保DTCO研究與系統應用空間之間的串聯。

Julien Ryckaert表示，該STCO研究計畫的目標是以由上而下的設計方法，把未來晶片系統的需求與瓶頸轉換為技術開發條件。未來也會探索運用獨特創新技術來設計新型元件架構的可能性。

圖二 : STCO架構示意圖。

STCO目前的進展

至於STCO實際的進展案例，Julien Ryckaert指出，在核心技術研究計畫中，imec已經開始分別在不同的研究項目中導入某種程度的系統評估。

晶背供電網路就是一個很好的例子，imec在2022年IEEE國際超大型積體電路技術研討會（VLSI Symposium）上曾展示過。這是多項3D技術研究與邏輯晶片研究的共同產物，用以開發系統等級的供電解決方案。晶背技術對邏輯晶片的微縮發展有重大影響，同時也需要3D技術能力，例如晶圓承載和矽穿孔製程。

但若想了解晶背供電網路提供系統效能優勢的原因及方法，就必須評估其在複雜環境中的表現，並深入研究系統架構。2021年，imec與Arm在《IEEE Spectrum》雜誌上報導了晶背供電網路搭配埋入式電源軌所能帶給晶片系統的益處。

新興記憶體則是另個例子，有些甚至預計會取代內建的靜態隨機存取記憶體（SRAM）。這類記憶體勢必會影響邏輯元件的微縮發展，而且只能在系統模擬架構下進行評估。更不消說，這些記憶體可能會進行3D堆疊。

邏輯、記憶體與3D晶片技術不能再「分立研究」了。

Julien Ryckaert強調，一旦著手解決上述實例中的系統級挑戰，很快就會明白不論是針對哪種元件，所有的技術解決方案皆緊密相連。有件事越來越明確，那就是邏輯、記憶體與3D晶片技術不能再「分立研究」了，除了必須同時並進，還要以系統級的應用目標作為研究動力。

好消息是並非從無到有，目前手上就有許多研究項目以系統的角度進行分析。現在要做的就是為這些研究項目設立一個共同願景，並規劃一套發展途徑。

DTCO與STCO研究項目能以三大系統微縮障壁來說明：記憶體／頻寬牆（亦即如何以邏輯晶片所需的傳輸速度饋入資料）、功率／熱力牆（亦即如何有效進行供電與散熱）以及尺寸微縮牆。

他也認為，imec需要攜手合作夥伴來調整這項研究的未來規劃，同時確認imec鎖定了業界所需的技術挑戰。這將需要集結所有夥伴來進行深度探討，而目前也已展開行動。他確實看到許多人對此感到振奮，雖然大家也都知道這是遠大的願景。但必須選對戰場，利用自身的獨特技術來解決與未來晶片系統微縮最相關的技術問題。

STCO計畫的獨特之處

Julien Ryckaert最後表示，真正的STCO研究需要整合多個專業領域，每個領域規模各異，並在不同的抽象化領域從事科學研究。所以真正的挑戰是跨領域建立一套合理的抽象層，過程中還不能遺失任何關鍵資訊。這是實現由上而下與由下而上資料傳輸的唯一辦法，以達到完整的系統最佳化。

為了採取正確行動，不僅要在各領域鎖定能符合需求的專業，還需要這些專業彼此的密切互動。imec擁有獨特的研發設施，所需的多數專業領域都在同個屋簷下緊密合作。這有助於交換想法、流通資訊，並在分析研究結果與詮釋時提供更廣闊的批判性視角。

對於推進STCO發展，他也表示感到興奮不已，因為不論來自哪個領域，都知道改變半導體研究的未來要透過STCO架構來實現。而imec就是啟動這項提議的不二之選。

(本文作者Julien Ryckaert為imec邏輯晶片技術研發副經理，負責運算升級研究；編譯／吳雅婷）