節流省能設計趨勢

近年來，由於能源危機、空氣污染急速加劇，環保概念抬頭，各先進國家針對能源的政策，無不積極開發新的替代能源，並嚴格控制能源的轉換效率以及待機的省電規格，希望同時能從開源以及節流兩方面，加強能源的使用效率。

現行的法規中，針對不同的應用領域而有不同的規格：

CEC規範

以外接式電源供應器 (Adaptor) 以及充電器（Charger）來說，加州能源規範CEC（California Energy Commission）規範了在115VAC以及230VAC的輸入時，25％，50％，75％，100％負載狀況下的效率平均值，必須滿足一定的規範，並要求所有的產品在2008年時，空載狀況下的輸入電源小於0.5W。

80PLUS

針對PC的電源設計有80PLUS的規範，除在20％、50％以及滿載時的效率必須滿足80％的效率外，並要求主動的功因調整（Power Factor Corrector）設計，另外在0.5W輸出時，輸入必須小於1W。

LCD趨勢漸齊一

在LCD TV的電源設計上，雖然沒有正式的規範，然而各系統廠商開出電源板的規格，有著漸漸統一的趨勢。除了主動的功因調整設計、滿載的效率必須高於85％以外，針對待機狀況下必須同時滿足處於空載時，115VAC輸入時小於100mW、230VAC輸入時小於300mW；以及在輸出0.5W時、輸入要小於1W等三項要求。

從以上各項規範可歸納出幾個趨勢：

因此，整個電源產品的生態，將會有很大的改變，如低價的線性外接式電源供應器（Linear Adaptor），將因空載損耗過大以及無法全區域使用而無法被CEC所接受。以上種種限制的條件，使得如何同時增加整體以及待機時的輸出效率，成為一個重要的課題。

傳統小功率的高頻電源設計，大多是以UC3842為控制IC，配合馳返式（Flyback）的架構來加以設計，此設計在230VAC輸入狀況下的空載損耗約為1.3W左右，距離上述的種種法規，有著相當大的差距。然而如此的設計，應該如何改進以提高其待機時的效能呢？欲解決此課題，應先觀察分析UC3842配合馳返式架構的設計在空載時的損耗過程，再從中提出改善方案，並舉例說明實際的電源系統在空載時的測試結果。

空載損耗之分析與改善方案

依UC3842控制IC，配合馳返式架構所設計的電源，其基本的線路如(圖一)所示。

《圖一　控制IC配合Flyback架構電源設計線路圖》

啟動電阻（RSTART_UP）之損耗

根據UC3842的規格，VCC的設計包括了啟動電流與操作電流兩部分，分別由啟動電阻（RSTRART_UP）以及VCC的馳返式線圈來提供。當AC電源提供給系統，UC3842尚未啟動前，RSTART_UP會先對CVCC電容充電，並提供足夠的IC啟動電流，一旦到達IC的開機電壓後，UC3842便開始啟動，由馳返線圈所提供的輸出電壓與VCC電壓同時增加，儲存在CVCC內的電荷提供UC3842此時的操作電流。如果VCC的馳返線圈無法及時提供足夠的電源而讓VCC的電壓低於UVLO電壓，系統將會重新啟動。以UC3842所需的啟動電流（ISTART_UP）為0.3～0.5mA，此時所需的啟動電阻必須要提供0.5mA以上的電流量，也就是說：

《公式一》

以UC3842之開機電壓（VON_TH）為16V。考慮在120VDC（85VAC）時系統要啟動，根據上述公式的計算，RSTART_UP必須小於208K，設計上選擇200K的電阻，可確保系統在82VAC以前能順利開機。假設正常的VCC工作電壓為12V，啟動電阻在230VAC輸入時所造成的損耗為：

《公式二》

為了降低此一固定損耗，設計上可採用以下三種方式改進：

使用低啟動電流之控制IC

啟動電流與控制IC所使用的製程有著很大的關係。UC3842使用Bipolar製程，設計上會比較耗電，如改採CMOS製程，在啟動電流以及IC操作電流上，都會有顯著的下降，如此可大幅增加RSTART_UP的阻值以減少損耗。但這會出現一個問題：增加啟動電阻的阻值，將延長對CVCC電容的充電時間而延遲電源輸出。若降低CVCC電容的容值，可能無法有效的將馳返線圈的漣波濾除，使得控制IC遭受到雜訊的干擾而產生不正常的動作，或是無法提供IC足夠的操作電流而導致無法正常開機。

增加啟動線路

使用一顆高壓的電晶體取代RSTART_UP，並在系統啟動之後，將高壓電晶體關閉，以減少不必要之損耗。缺點是會增加線路的複雜度與成本。

使用內建高壓啟動功能之IC

由IC外部的接腳直接接到高壓輸入之部分，由IC內部的一個高壓固定電流源直接對外部的CVCC電容充電，當外部啟動的訊號確定之後，便將內部的高壓電流源關閉，以省去啟動電阻的損耗。然而如何將高壓製程整合在IC內部，長期以來就是一個很高的技術門檻。

降低待機時的操作頻率

以功率損耗的計算來說，通常必須要考慮切換損耗（Switch Loss）以及導通損耗（Conduction Loss）。所謂的切換損耗，是指開關元件在開關切換的過程中所造成的損耗；而導通損耗，則是指開關元件在導通時的壓降所造成的損耗。以MOSFET做為開關元件的設計時，其導通損耗為：

《公式三》

在空載的情況下，由於電流較小，導通損耗非常小，通常可加以忽略。切換損耗實際上又有幾種不同的損耗模式，以下列舉三種切換損耗模式：

電壓與電流的交越（Cross Over Loss）損耗

在開關元件切換的過程中，會因為電壓與電流的交越造成損耗。一般在待機狀況下，系統操作處於「不連續電流導通模式」（Discontinuous Current Mode），如(圖二)所示：

《圖二　不連續電流導通模式示意圖》

當MOSFET由截止狀態切換至導通狀態時，並無電流的存在，此時無任何交越損耗；然而在MOSFET要從導通狀態轉變至截止狀態時，此時的交越損耗為：

《公式四》

假設此時的電流為50mA，而MOSFET的VDS電壓為400V，以ST的STP6NC60為例，MOSFET的電流下降時間為20nS，IC操作頻率fOSC為60KHz，此時的損耗為4mW。

(圖三)為MOSFET的雜散電容模型。CISS是指MOSFET輸入端所見到的等效電容。由UC3842對MOSFET的閘極充放電，以達到導通與截止的控制目的。

《圖三　MOSFET的雜散電容模型》

此一損耗為：

《公式五》

依STP6NC60的CiSS為1020pF，fOSC為60KHz，VCC為15V時的損耗為6.8mW。

COSS是指MOSFET輸出端所見到的等效電容。由於系統空載時操作在DCM的狀況下，當MOSFET導通前，VDS的電壓將回歸至輸入的電壓，此時COSS儲存了一些能量，當MOSFET導通時，COSS上所儲存的能量將經由MOSFET而全部洩放掉。此損耗為：

《公式六》

依STP6NC60的COSS為145pF，fOSC為60KHz，在230VAC時的損耗為460mW。

在空載狀態下，MOSFET的COSS損耗佔了相當大的比例，在使用上可選擇COSS比較小的MOSFET，以降低切換損耗；然而最有效方法是降低待機狀況下的操作頻率，常用的方法有兩種：

控制IC會藉由偵測回授來判斷負載的狀況，當負載較低時，將降低操作頻率。

如(圖四)所示。控制IC在負載較低時，將連續開啟數次後，接著連續關閉一段時間。

《圖四　控制IC處於低負載示意圖》

理論上，線性降頻和BURST MODE在平均導通的時間和開關切換的次數大致相同，提供相同的輸出能量。不過比較起來，操作BURST MODE時會有較大的輸出電壓漣波。上述兩種方法雖然能達到節能的目的，但都要付出待機時會有較大的噪音、以及VCC的馳返線圈輸出電壓變化量較大的代價。

一般來說，音頻處於20～20KHz頻帶，當電源系統待機時，操作頻率將降至音頻的範圍內而產生雜音。採用短型的變壓器設計，加上使用較佳的變壓器含浸（Varnish）處理，可以有效抑制噪音。至於針對VCC變化量過大的問題，通常必須在VCC旁邊加上一個穩壓線路，以避免VCC超出控制IC的最大承受電壓而損毀。

箝位電路的損耗

箝位電路的主要目的，在於抑制由變壓器漏感所造成的突波對於MOSFET所造成的傷害。傳統設計以RCD的方式來加以抑制。當MOSFET截止時，變壓器上的漏感無法轉換至輸出，便由MOSFE的COSS加以吸收，當VDS電壓超過箝位電容的電壓時，箝位二極體將會導通，此時由漏感的能量將由箝位電容加以吸收，並由箝位電阻加以消耗。然而箝位電阻不光消耗漏感電流所造成的損耗，也會消耗跨在箝位電容上的能量。在空載時，漏感電流很小，造成的突波不高而加以忽略，此時箝位電容上的電壓約為二次測的反射電壓：

《公式七》

其中N為一次測與二次測之間變壓器的圈比（Turn Ratio），VOUT為輸出電壓，VF為二次測馳返二極體的導通電壓降。此時箝位電阻的損耗為：

《公式八》

若VOR設計為80V，箝位電阻為75K時，其損耗為85mW。提高箝位電阻，可以減少損耗，此時必須配合較低漏感的變壓器設計，以確保漏感所造成的突波，不會超過MOSFET承受電壓的規格。當控制IC提供了降低操作頻率的功能時，亦將會延長箝位電容放電的時間，使箝位電容上的均方根電壓較VOR低，亦會減少箝位電阻的損耗。另外以TVS取代箝位電阻，只限制最高的突波電壓，在空載時，TVS並未加以箝位，亦無此損耗。

線性補償（Line Compensation）線路的損耗

線性補償線路是為補償在高低壓輸入時，過電流保護點飄移的線路。通常在高壓輸入時，由於系統操作處於不連續電流模式，加上高壓時電流上升速度較快，將因為控制IC固定的延遲偵測，而產生較大的over shoot，導致在高壓輸入時有較多的輸出能量。其具體改善方式則是：在輸入電壓與CS腳位之間，增加一個線性補償電阻，當電壓升高時將提供較高的CS偏壓，使高壓與低壓輸入時的保護點相近。線性補償線路的損耗為：

《公式九》

若以600K的線性補償電阻，在230VAC輸入時的損耗約為176mW。如要降低此損耗，最好改由變壓器來偵測輸入電壓，以降低線性補償電阻的損耗。

降低IC操作電流

以UC3842的平均操作電流約為11mA。假設此時的VCC電壓為12V，此時IC的損耗為：

《公式十》

如果能降低此一操作電流，亦可以降低空載的損耗。

由以上之說明與計算，可以發現在空載設計時，啟動電阻、COSS損耗、線性補償電阻損耗以及IC操作電流，主導整個空載損耗狀況，加總這四項的損耗為1.26W與實驗結果相符合，表示以上之討論為真。

系統其他損耗

針對外接式電源供應器設計來說，注意上述細節便可有效降低待機損耗，如果是搭配其他電源系統而設計的待機電源（Standby Power），除了待機電源本身的待機損耗，還必須減少系統的靜態損耗。

以LCD TV的電源設計為例，LCD TV在輸入端必須再加上一個功因調整前級穩壓器（Power Factor Corrector Pre-regulator）的設計，此設計會將輸入的AC電流，調變成與輸入電壓相同相位，並輸出一個穩定的電壓，以提供後級的電源轉換。在待機狀況（Remote Off）下，必須將此PFC關閉，以避免不必要的損耗。除此之外，在PFC的線路設計，通常包含偵測輸出電壓的回授電阻、以及偵測輸入電壓相位的前饋（Feed Forward）電阻，若假設此二電阻串的阻值皆1M，在230VAC輸入，系統待機時的損耗將為：

《公式十一》

增加此一電阻阻值可以有效減少此一損耗，然而增加阻值的同時，必須要同時考慮到PFC線路的穩定度。

另外，在輸入端通常必須要加上安規認可的X電容來解決低頻EMI的問題。安規也同時規範X電容的放電速度，以減少使用者拔插頭時遭遇觸電的風險，故在X電容兩端並聯洩放電阻。此時的洩放電阻損耗為：

《公式十二》

根據安規要求，在1秒鐘內，必須將X電容上的電壓放電到37％以下。以RC充放電的理論，放電到37％相當於一個RC常數的時間。小於1秒鐘的放電時間，表示X電容的容值與洩放電阻的阻值其乘積必須小於1。當X電容為1uF，洩放電阻為1M，此時洩放電阻在230VAC時的固定損耗為52.9mW。降低X電容的容值，以增加洩放電阻的阻值，為降低這項損耗的不二法門。

實際電源系統設計範例

以小功率為主的TinySwitch為例，在節能設計上的特性包括：

依(圖五)所示進行5V-4A的PC待機電源設計，在230VAC時的空載損耗將低於30mW，在0.5W輸出時，輸入功率僅670mW。

《圖五　待機電源設計示意圖》

若以中載的設計，將採用TOPSwitch-GX來設計。TOPSwitch-GX是以電壓回授模式設計的波寬調變（Pulse Width Modulator）控制器，內建高壓啟動的機制以避免啟動電流的損耗。以132KHz的操作頻率時，其輕載的最低操作頻率為30KHz。此時的切換損耗是較高的，加上空載的最大回授電流約有6mA，若此時的VCC電壓為15V，IC本身的損耗就將近90mW，空載的損耗就將近400mW。此時改以電流回授模式之設計，可將操作電流降低至2mA，若VCC在空載時保持在10V時，使其損耗僅為20mW。另外在輕載時，可以線性降頻而使空載操作頻率低於1KHz，使損耗在空載時低於90mW，如(圖六)所示。

《圖六　電流回授模式之設計示意圖》

結語

由以上討論與實際的電源設計的結果，有效的降低待機的損耗，必須從降低不必要的高壓電阻損耗以及降低操作頻率來著手。在控制IC的選用上，以內建高壓啟動，提供待機降頻的機制，並以操作電流低的IC為首選，如此將可以有效的降低空載待機的損耗。由技術的角度來看，目前整體省能的技術越來越成熟，同時也將促使各項能源法規訂定的更加嚴苛。及早熟悉各種省能的技術，將可以確保產品在未來的市場上擁有競爭力。（作者為Power Integration包爾英特台灣分公司應用工程師）