随着抖动技术规范成为比较介面IC的常用标准，市场上出现了数种能够总括个别元件的抖动性能技术。其中之一是抖动转移曲线（Jitter Transfer Function；JTF）技术。透过记录一个包含锁相回路（Phase Lock Loop；PLL）元件的JTF资料，能为设计人员提供不同抖动频率的性能总括，例如抖动频宽可显示元件衰减或放大抖动的区域。本文将讨论测量这种函数曲线的技术，并主要解构JTF曲线的斜率和峰值含义。在实验室环境分析一个含有PLL和低压差动讯号（LVDS）设备的串列器解串器（SERDES）对，最终并得出详细的JTF，并同时会解说不同的抖动种类。通过JTF和相关的抖动性能详解，设计人员可以对两家供应商提供的IC进行抖动比较，并在设计IC时仍将其抖动频宽作为考虑。

PLL特性

PLL是用来为SERDES对提供精确时序。它是元件的内在电路，需要依据输入时钟频率进行锁定，生成正确的倍增系数，并维持最少抖动的输出。使用PLL的原因是假如输入信号的边缘位置或周期发生细微变化，其固有的回授路径能够进行不断的修正。由于高速时钟速率在现今的设计中屡见不鲜，PLL的使用也越来越多。对于串列器来说，提供1.25GHz时钟频率并维持高精度的元件至元件时间偏差是不切实际的。PLL回授回路会不断对照来源系统时钟修正自身的频率；而在串列器中，这个时钟源即TTL输入资料的频率。
...
...