過去幾十年來，數位設計人員一直仰賴邏輯分析儀做為驗證系統的主要工具。最近這幾年，時脈速率變得愈來愈快，使得設計人員必須要考量系統每個部份的信號完整性（signal integrity）問題，包括可測試性（testability）在內。若想得到成功的量測結果，邏輯分析儀的測試棒就不能再隨意地與系統連接，而是要考量諸如測試棒的位置、負載、以及與傳輸線的接近程度等因素。這篇文章將介紹設計人員在探量高速的數位系統時，常會碰到的幾個陷阱，也會探討測試棒的負載模型及測試棒位置的影響，最後還會說明連接測試棒與高速系統最常用的兩種方法：測試接腳探量法（stub-probing）以及阻尼電阻探量法（damped-resistor probing）。

邏輯分析儀測試棒的負載模型

任何一種測試棒都希望對系統造成的電性負載愈小愈好，如果測試棒會大幅改變系統效能的話，就無法協助設計人員驗證系統了，因為故障的原因很可能完全是因測試棒所引起的，而唯有找出故障的原因，才能進行有效的驗證。因此，無論測試棒對系統所造成的影響是可以忽略或是相當嚴重，設計人員都必須要能預測出來。
...
...