帳號:
密碼:
最新動態
產業快訊
CTIMES / 文章 /
錙銖必較-奈米設計建構上的需求
挑戰奈米級IC設計

【作者: Lavi Lev,Ping Chao,Steve Teig】   2003年04月05日 星期六

瀏覽人次:【6146】

建置奈米等級的IC由導線(wire)開始,亦由導線結束。導線主導著奈米設計;若不瞭解導線,就無法瞭解設計的速度效能,也無法知道是不是能夠將它製造出來。事實上,一個奈米設計的策略必須將注意力集中於如何快速地將導線產生出來、將之最佳化、並予以分析,若使用的設計方法不具備這樣的考量,設計團隊將無法在適切的時程內完成至為複雜的奈米IC。


導線(wiring)主導奈米設計

在奈米設計中,導線的延遲(wiring delay)佔掉整體延遲中的絕大部分,延遲問題從“閘”轉移到導線已有一段時間,而且是眾所周知的。如(圖一)所示,導線的延遲在0.18微米或更小的鋁製程、以及0.13微米或更小的銅製程等節點超越了“閘”的延遲,到了90奈米,導線所貢獻的延遲將佔去整體延遲約75%。於是,設計團隊便須將焦點從邏輯最佳化轉移至導線的最佳化(wire optimization)。
...
...

使用者別 新聞閱讀限制 文章閱讀限制 出版品優惠
一般訪客 10則/每30天 5/則/每30天 付費下載
VIP會員 無限制 20則/每30天 付費下載
相關文章
穿戴式裝置上太空:IoT最後的疆界
積體電路為高可靠性電源強化保護和安全高效
使用SystemC的軟硬體記憶卡模擬器
微影技術的未來 浸潤式vs.奈米壓印式
2003奈米起始年? 疑雲仍未除
comments powered by Disqus
相關討論
  相關新聞
» SSD產業將迎向另一次革命
» 熱門商品應用多 行動裝置DRAM前景看好
» 新思併思源 台IC廠失去EDA議價籌碼
» [專訪]MIPS:搶進行動市場,我們的動作要快
» WD完成東芝公司的資產出售交易


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.1.HK8C21Y08OISTACUKI
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: [email protected]