總體觀之，嵌入式應用可以分成二大類：一類是需要多數以數位信號處理（DSP）為主的數字運算，另一類則是以控制為導向。舉例來說，一台V.90語音頻帶數據機的數據泵元件便是一個以DSP為導向的嵌入式應用，而手持式電腦或是數位式腕錶則可以作為控制器為主的應用實例。

傳統設計這兩種不同系統的方式是採用一顆DSP處理器或一顆微控制器，端視應用而定。當演算法以數字為導向時，DSP處理器提供更為強大的演算能力，而微控制器則是通常在程式編寫上較為簡單，並提供各種不同的內建週邊，使每顆處理器更加適用於每種應用類型。此外，這些處理器各別的指令集會依相對應的應用加以調整。

雖然這兩類處理器在一般情況下都很有用處，但許多應用並不適用於任何一種。事實上，許多新興的嵌入式應用，特別是大型複雜系統，都用得上DSP和微控制器元件。行動電話就是大型複雜系統應用的一例。一般而言，一支具有大型DSP元件的行動電話，其工作量包括基頻通道與語音編碼器的處理。該項工作量以數字為主，並需要一顆大容量的處理器作為DSP運算。同時，手機具有以控制為主的應用特性，因為它必須管理使用者介面的許多方面以及通訊協定堆棧。更多複雜應用的趨勢且無法明確分為是DSP或是微控制器工作量的情況，未來預期會增加。

以ADI（亞德諾）與Intel 合作開發的DSP微信號架構為核心的Blackfin DSP來說，能在單一平台上同時支援這些工作量。該架構，如(圖一)所示，其中一項特性是動態電源管理，本文即在描述它的某些特性與優點。

《圖一　Blackfin平台架構區塊圖》

該架構核心是以內含雙乘法累積單元（MAC）的更新版Harvard架構為基礎。與單一個MAC核心相比較，雙MAC核心能在一個時脈週期內完成兩個數學運算，因此令DSP的工作能達到更高的整體效能。Harvard架構可以保存資料負載與儲存運算，同時抓取指令。這個雙MAC的DSP引擎特點為乾淨、RISC-like的正交微處理器指令集以及單一指令、多重數據（SIMD）多媒體等諸多功能整合於單一指令集架構中。除了結合微控制器/DSP雙架構功能外，該核心也設計了許多可以強化影像多媒體運算法效能的技術。該架構有助於第三代手機技術軟硬體的設計，同時也提供低功率操作的能力。

可攜式低功率架構

Blackfin架構是以低功率、低電壓的設計方法來設計，具有動態電源管理功能，能調整操作電壓和頻率以大幅降低整體功率消耗。和只調整操作頻率的方法做比較，調整電壓和頻率的方式可以使功率消耗降低三倍。也就是說，它可以為可攜式設備提供更長的電池壽命。

低功率操作

依處理器適應於降低效能的需求，該DSP技術具有四種低功率操作模式，使處理器大幅減少功率消耗。除此之外，電源管理控制器提供控制功能，搭配合適的功率調節器，這樣就能動態地改變處理器的核心供應電壓，縮減功率消耗。控制供應給每個新的DSP週邊的時脈，也會進一步降低功率消耗。(表一)簡述每一種功率設定。

完全啟動操作模式－最大效能

在完全啟動操作模式，鎖相迴路（PLL）為生效，且未經旁路，提供最大的操作頻率。在正常的執行狀態下，是可以達到最大效能的。該處理器核心和所有生效的周邊以全速運轉。

主動操作模式-低省電

在主動模式下，PLL為生效，但經旁路。其輸入時脈用來直接產生處理器核心及週邊用的時脈。切斷輸入時脈遠勝於PLL來得省電。在轉換回全開操作模式前，軟體可以藉寫入合適的數值到PLL控制暫存器中，選擇增加效能或降低功率消耗，來動態地改變PLL乘法率。

休息操作模式-中度省電

休息模式降低功率消耗的方法，不只是使PLL旁路而且要使它失效。同樣地，輸入時脈是直接用來產生處理器核心和週邊的時脈。當處於主動模式，隨著處理器運作在輸入時脈頻率，可以大幅地達到動態省電，若將PLL失效，可以進一步節省電力。

睡眠操作模式-高省電

睡眠模式是藉由處理器核心的時脈失效來降低功率消耗；不過在此模式下，系統時脈仍會繼續運作。任何干擾，一般會經由某些外部因素或即時時脈（RTC）的動作，喚醒處理器。在此模式下，核心處理器能有效地關機，但所有周邊仍會繼續運作。因此，沒有提供處理器核心的時脈能大幅省電。

深沉睡眠操作模式－省電最多

深沉睡眠模式是藉由使處理器核心與所有同步系統的時脈失效，來達到最大的省電效果。如即時時脈（RTC）的非同步系統能繼續操作，但接取處理器的資源會受到限制。此關機模式只有在堅持重設中斷或由RTC產生的中斷才會退出。

動態電源管理

該技術支援五種不同的電源範圍：(1)內部邏輯，不包含PLL和RTC；(2)PLL；(3)RTC；(4)PCI I/O；(5)其他所有I/O。

使用多重電源領域能使彈性達到最大，且仍維持遵循業界的標準與常規。藉將DSP技術的內部邏輯隔離到自有的電源領域，排除PLL、RTC、PCI和其他I/O，則處理器就能利用動態電源管理而不會影響PLL、RTC、PCI和其他I/O裝置。

處理器的功率消耗大體上是處理器時脈頻率函數和操作電壓平方。以下公式提出一種簡化的功率消耗模式：

〈公式　Power（P）=常數（C）×頻率（F）×（電壓（V））2〉

如公式所示，降低時脈頻率25％會導致功率消耗減少25％，而減少電壓25％會減少40％以上的功率消耗。進一步說，假設時脈頻率和功率都減少的話，則這些節省的電力會增加進去，結果會節省更多的電力。

DSP技術的動態電源管理特性能讓處理器的輸入電壓（VDDINT）和時脈頻率（fCLK）兩者動態地受到控制。(表二)說明了當輸入電壓和時脈頻率因它們的標稱值而降低時，一些約略的省電率預估值。

周邊功率控制

周邊功率控制是藉由讓時脈的動態時程輸入到周邊內，來提供額外的功率控制功能。這使得軟體依其所需，藉使時脈對周邊生效或失效來微調功率。假設周邊在某些時間點是不需用到的，軟體會將提供周邊的時脈失效，然後在周邊被需要時重新使時脈生效。此一DSP技術可以對以下周邊的時脈加以控制：

結論

Blackfin DSP系列的電源管理特性允許以內容感應的方式調整功率消耗。系統設計者可大幅改變核心頻率與電壓。若將每個所需微瓦的運算處理功率最大化，則會明顯降低下一代可攜式裝置整體功率消耗並延長電池壽命。舉例來說，以希望的速度，透過將所需核心操作電壓降至最低，以其三分之一峰值頻率，則電池壽命可以延長至十倍。這種高整合、高效能的解決方案非常適合用於影像為主的網際網路應用上，例如影像電話、遊戲裝置、上網終端機、智慧型手持式裝置等。（作者任職於美商亞德諾）