在选用积体电路产品时，目前大多数设计工程师都会同时注重低耗电以及运作效能表现，每颗晶片所节省的几mA静态耗电看起来虽然不多，但对拥有数10颗晶片的电路板而言累积起来的结果也是不可忽视的，透过这样的节省方式可以搭配使用较小型的电源，同时耗电也较低，而对以电池运作的小型化便携式设备来说，电源的节省还能带来更长的电池运作时间。

由于采用了低耗电CMOS制程与智慧化电源管理，目前可携式设备的运作时间已经可以达到相当长，电源电压在过去数年也大幅降低，目前已经有许多设计采用3.3V的主电源，甚至可以由单一颗锂离子电池直接运作。半导体制造商在过去为了满足这些低电压环境上RS-232标准的普遍需求也想出了许多聪明的做法，但现在却必须为节省更多的耗电而进行妥协，这篇文章将讨论如何透过采用相容但非完全符合的策略来以最低可能的耗电实现介面的来运作。

终极挑战：低于+3.0V的电源
...
...