账号:
密码:
最新动态
产业快讯
CTIMES / 文章 /
确认并解决FPGA设计的时序问题
高密度FPGA设计应用专栏(3)

【作者: Chris Dunlap】2008年11月05日 星期三

浏览人次:【5388】

解决时序限制问题

对于IC设计工程师来说,发现与修正时序限制,是一项常见但相当棘手的问题。研发时间常耗费数月,有时最后却无法达成时序限制的目标。如何妥善地限制设计,确保设计符合时序目标,这项作业相当繁重且耗神。


时序问题令人头疼之处,是没有单一方法能解决每种时序问题。不过我们可藉由推升软件的极限、优化RTL程序代码、或同时合用两种方法,解决大多数的时序问题。
...
...

另一名雇主 限られたニュース 文章閱讀限制 出版品優惠
一般訪客 10/ごとに 30 日間 5//ごとに 30 日間 付费下载
VIP会员 无限制 20/ごとに 30 日間 付费下载
相关文章
FPGA开启下一个AI应用创新时代
专攻低功耗工业4.0应用 可程式化安全功能添防御
以设计师为中心的除错解决方案可缩短验证时间
移动演算法 而非巨量资料
最大限度精减电源设计中输出电容的数量和尺寸
comments powered by Disqus
相关讨论
  相关新闻
» 豪威集团推出用於存在检测、人脸辨识和常开功能的超小尺寸感测器
» ST推广智慧感测器与碳化矽发展 强化於AI与能源应用价值
» ST:AI两大挑战在於耗能及部署便利性 两者直接影响AI普及速度
» 慧荣获ISO 26262 ASIL B Ready与ASPICE CL2认证 提供车用级安全储存方案
» 默克完成收购Unity-SC 强化光电产品组合以满足半导体产业需求


刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 远播信息股份有限公司版权所有 Powered by O3  v3.20.1.HK8C28ZQVICSTACUKB
地址:台北数位产业园区(digiBlock Taipei) 103台北市大同区承德路三段287-2号A栋204室
电话 (02)2585-5526 #0 转接至总机 /  E-Mail: [email protected]